基于16 bit Sigma-Delta模数转换器的数字滤波器设计-图文

第31卷第4期2008年8月电子器件ChineseJournalOfElectronDevicesDigitalFilterDesignfor16bitSigma-DeltaA/DConvertorZHAOHong-liang,LjUYing-hui,ZHAOYi-qiang’(CollegeofPhysics,LiaoningUniversity,Shenyang110036,ChinaAbstract:Thispaperintroducesaclassofmulti—stageFIRdecimatorsforsigma-deltaanalog-to-digitalcon-vertor.Byusingthelowpowerpolyphasecombfiltersstructure,theproposedcombfilterhas5timeslesspowerconsumingcomparedtoconventionalCICfilter.Andbyoptimizingthestructureofthecircuit,itcansave35%chiparea,leadingtolOWcostandlOWpowerconsumption.TheSNRofthefilteris99dB,anditcanrealize16bitsresolutionA/Dconvertor.Keywords:sigma-deltamodulator;digitalfilter;FIRdecimationEB蛔C:1270F基于16bitSigma-Delta模数转换器的数字滤波器设计赵宏亮,刘兴辉,赵毅强。(辽宁大学物理学院,沈阳110036摘要:介绍了基于64倍过采样sigrm-delta模数转换器的多级抽取滤波器设计。通过采用低功耗的多相分解梳状滤波器结构来代替传统的CIC滤波器结构,使得梳状滤波器部分的功耗降低近5倍。通过对滤波器电路结构的优化,可节省35%的芯片面积占用量。经过仿真及FPGA验证,该滤波器的信噪比达到99dB,可以实现16位精度模数转换器的设计要求。关键词:sigma-delta调制器;数字滤波器;FIR抽取滤波器中图分类号:TN4,文献标识码:A文章编号:1005—9490(2∞8O争1137—咐对于传统的奈奎斯特转换器,器件的失配误差大小决定了转换器所能达到的精度。但随着集成电路尺寸的缩小,器件的匹配误差不断增大,设计高精度的模数、数模转换电路越来越困难。与此同时,人们对信号处理系统提出了更高要求,比如高精度、高速度以及更低的成本和低功耗等。为满足这个需求,采用过采样技术的sigma-delta调制技术的新型模数和数模转换器获得了越来越多的应用。抽取滤波器是sigma-delta模数转换器系统的重要组成部分。抽取滤波器的主要作用是在不引起信号失真的前提下有效地滤除高频量化噪声;由于抽取滤波器是sigma-delta模数转换器中占用芯片面积最大的模块,因此成为影响芯片功耗的主要因素,改进和优化抽取滤波器的设计成为减小面积和降低功耗的关键因素。1多级抽取滤波器设计(1多级抽取滤波器结构抽取滤波器的作用是滤除sigma-delta调制器输出信号的带外整形量化噪声,其次是将过采样率的低bit数据流转换为奈奎斯特采样率的多bit数据流。数字滤波器电路的功耗主要与滤波器的阶数、滤波器中运算单元(乘法器加法器的数量、滤波器输入信号采样频率以及滤波器输入输出字长有关[1]。所以如何在满足电路设计要求的基础上最大限度地优化以上参数是降低滤波器功耗的关键。针对如何确定滤波器阶数、滤波器输入输出字长,在本设计中利用Matlab建立现实的滤波器模型进行反复的仿真验证,以便在达到设计要求的基础收稿日期:2007-10-21作者简介:赵宏亮(1982-,男,硕士,从事sigma-delta模数、数模转换器研究,ZZHHU。11@163.com.赵毅强(1964一,男,博士,副教授,研究方向为专用集成电路设计,y钆zhao@tju.万方数据1138电子器件第31卷上实现滤波器阶数、滤波器输入输出字长的最小化。针对如何减少滤波器中运算单元的数量,在本设计中采用了一种乘法器复用的特殊电路实现结构,这种实现结构可以在保证运算电路功耗基本不变的前提下有效地降低系统的芯片面积。针对如何降低滤波器输入信号采样频率,本设计采用了多级抽取滤波器的结构,以使每级的滤波器输入信号采样频率相对于前一级都有所下降,进而降低功耗。多级抽取滤波器的结构框图如图1所示,对于64倍过采样输入信号,第一级滤波器采用五阶梳状滤波器并实现降16倍频;第二级采用FIR滤波器级,该级滤波器的作用是有效地滤除高频量化噪声,并补偿梳状滤波器的通带衰减以及实现降4倍频。-『:一f,n々.正/64获匡燃波拇臣波}四硫图1多级抽取滤波器框图由于梳状滤波器结构简单无需乘法运算也无需存储单元来存放滤波器系数,其功耗小占用的芯片面积也很小,所以很适合在较高的频率下工作完成高频部分的降采样工作。而对于第二级FIR滤波器可以通过两级降二倍频的FIR滤波器级联而成。对于多种不同的多级级联结构来说,这种结构可以实现功耗和面积的最优化[1屯]。(2梳状滤波器设计输入信号由于是过采样产生的,速率很高。如果采用FIR滤波器要达到阻带衰减的要求,阶数通常较高,而高速率下完成此滤波运算是很困难的。所以在过采样sigma-delta模数转换器中,第一级抽取滤波器的设计采用了梳状结构,原因是其结构中无须乘法运算,设计简单。传统的梳状滤波器结构称为Hogenauer’SCIC(cascadedintegratorcomb结构[3l,如图2所示。该结构传输函数为H(z一\11--一Z厂-M。/、L、、其中M为降采样比率,L为梳状滤波器阶数。对于本设计M=16,L=5。输入信号厂—■]r]厂—]输出信号1卅‘百严H圳H‘1圳产瞄图2Hogenauer’sCIC结构该结构的主要特点是拥有很高的规则性并且不需要乘法器和存储单元。但为了避免在前级IIR滤波器(积分器结构中的寄存器溢出,IIR滤波器的字长要等于矾-kLlogzMbit,眠为输入信号字长。可以看出,由于降采样比率较大,积分器部分的内部字长变得很大并且由于这部分工作在很高的过采样频率下,所以这部分的功耗也会很大。为了能够有效地降低功耗,提出一种改进型的CIC结构。将CIC梳状滤波器传输函数转换为H(z=兀(1+z-r4蒿该结构如图3所示。输斜珀…怔僻号图3CIC梳状滤波器改进结构该结构有简单的FIR滤波器(1一z一1L级联而成。每一级以2降采样。它的主要特点是采用非递归结构,不存在稳定性问题,字长逐级增加,而采样率却逐级减小,功耗相对于传统结构大为降低。对于每个降采样级可以采用多相滤波器结构实现来进一步提高电路工作效率[4‘5]。对于L=5的CIC滤波器,每一降采样级的传输函数可转换为H(z=(1+z一15=(1+10z_2+5z叫+2—1(5+10z一2+名_4=Eo(ze+z—E1(矿这样原来的每级滤波器分解成了两个次级滤波器Eo(≯和E,(矿。结构中的乘10和乘5运算可以通过简单的移位相加的方法实现。每个降采样级的结构如图4所示。图4多相CIC结构该结构的特点是先进行降采样再进行滤波器计算,这样可以有效地降低计算量,降低功耗。经过优化后的CIC滤波器结构与传统结构相比,功耗可以降低五倍左右【6]。虽然CIC滤波器存在很多优点,但该滤波器由于带内存在明显的衰减,所以在梳状滤波器的后级滤波器中需要进行幅度矫正。(3FIR滤波器设计由于梳状滤波器结构简单,可在高采样速率下有效实现16倍降采样,但其阻带衰减很低无法有效滤除带外整形噪声,所以需要在梳状滤波器后接性能较高的FIR滤波器,以便有效滤除带外整形噪声并实现降4倍频。为实现以上功能只采用一级FIR滤波器则滤波器结构过于复杂,本设计采用两级FIR滤波器级联结构。为了进一步优化系统结构,万方数据第4期赵宏亮,刘兴辉,等:基于16bitSigma-Delta模数转换器的数字滤波器设计1139将幅度矫正和降频结合到第一级滤波器中进行设计,即第一级FIR滤波器实现降二倍频的同时进行幅度矫正,这样可以有效地降低系统所占的芯片面积。第二级FIR滤波器要实现有效的滤除带外整形噪声,其阻带衰减要大、过渡带要窄,因此结构较复杂。半带滤波器是一种特殊结构的FIR滤波器,其中有近一半的滤波器系数为零。半带滤波器的滤波器运算量也就相对于一般的FIR滤波器的运算量减少一半,因此可以有效地节省占用的芯片面积和降低功耗。所以为了降低复杂度,第二级FIR滤波器采用半带滤波器结构来实现。第一级FIR滤波器作用主要是实现降二倍频及幅度矫正,其性能指标为:通带边缘频率0.25丌,阻带边缘频率0.75兀,通带波纹0.0007dB,阻带衰减86dB,滤波器阶数为21。在硬件实现时,需要对滤波器系数进行量化,而量化后的滤波器传输函数幅频特性将发生改变,根据Maltab仿真可以得出,采用16位量化可以达到设计要求。该结构的幅频响应关系如图5所示。复型罂-:-O・l要。翅馨0幅频响应、、\、ⅣV_、,-、IlI。ll归一化频率(a频率响应///.//,一一归。化频翠(b通带内幅度矫正图5幅频响应关系第二级半带滤波器的作用不仅要实现降二倍频,而且要有效地滤除带外量化整形噪声。所以要求该半带滤波器要有足够大的阻带衰减和很窄的过渡带。其性能指标为:通带边缘频率0.457c,阻带边缘频率0.55兀,通带波纹0.0003dB,阻带衰减99dB,滤波器阶数为119。当滤波器阶数增高,系数量化位数也要增大,才能达到所要求的性能指标[7]。因此采用16位系数量化的滤波器传输函数幅频特性远达不到设计要求。而采用20位系数量化的滤波器可以达到设计要求。2FIR滤波器电路结构的实现对于sigma-delta模数转换器而言,其数字滤波器电路所占芯片面积占整个系统面积的90%以上,所以数字滤波器电路结构的优化直接决定了整个系统占用芯片的面积。由于在数字滤波器电路中,占用芯片面积最大是其中的加法器、乘法器单元。即使对于一个100阶的半带滤波器来说,也至少需要进行二十几次的加法、乘法运算。其占用的芯片面积也是可观的。为了减少加法器单元和乘法器单元的数量,本设计采用了一种乘法器复用结构,其电路结构如图6所示。把一个采样周期分成若干个运算周期,在每个运算周期完成一次乘法运算。为保证一个采样周期内完成所有的滤波器运算,例如对于一个100阶的半带滤波器至少在一个采样周期里设定25个运算周期。然而同时我们也可以看出,由于每级滤波器输出后将进行二倍降采样,也就是说其中有一半的输出数据是无效的。因此,实际中我们只需要在两个采样周期内完成一组滤波器运算即可。如上例中的100阶半带滤波器,只需在两个采样周期里设定25个运算周期,这样可以将功耗降低一倍。图6FIR滤波器电路实现结构在一个采样周期里,先将输入信号加载到一组寄存器中,然后由于线性FIR滤波器有一半的系数相等,所以先将与之相对应的两个输入信号相加再进行与滤波器系数的乘法运算以便降低运算量。加法器运算出的结果通过一个同步指针与系数RoM中相应的滤波器系数进行乘法运算。之后经过一加法器将各项乘积求和,最后再将最终的运算结果输出。如果采用通常滤波器电路的设计方法,本设计中的第一级FIR滤波器需要11个乘法运算单元、第二级半带滤波器需要30个乘法运算单元,而对于本设计的电路结构,在每级滤波器中只有一个乘法万方数据1140电子器件第31卷器和两个加法器,这样将大大减少了运算单元所占用的芯片面积。并且由于本设计中模数转换器应用于声频信号转换,其采样频率较低,即时钟频率较低且由于是多级抽取结构,越复杂的滤波器其工作频率越低,所以采用这种乘法器复用结构也是现实可行的。对于乘法器的设计,本文采用了CSD编码并行乘法器结构。CSD编码可以有效地减少非零位的数量[8],因此该结构实现乘法运算要比通常方法平均节约33%的运算量。3验证结果利用matlab中的simulink工具建立四阶sig-ma-deltamodulator模型,其输出信号带内信噪比为102dB。FPGA验证使用Altera公司Cyclone系列的FPGA,型号是EPICl2Q240C8,验证结果表明该信号经数字滤波器的输出信号信噪比为99dB。可见数字滤波器的带内信号损失很小,并有效滤除了带外噪声。由于模数转换器的精度每增加1位,信噪比需要增加6(IB,因此此滤波器可以实现16位精度模数转换器的要求。通过对梳状滤波器结构的优化,与传统CIC滤波器结构相比,功耗可以降低5倍,并且对FIR滤波器电路结构的优化,整体的芯片面积占用量可降低35%,从而有效地节约成本、降低功耗。因此该设计可以适应ASIC的设计要求。参考文献:[1]NerurkarSB,AbedKH,SiferdRELowPowerSigmaDeltaDecimationFilter[J].唧TransactiononCircuitsandSys—terns,Aug2002,Il1-647-650.[2]ChenLd。ZhaoYuanfu,GaoDeyual【LADecimationFilterDesignandImplementationforOversampledSigmaDeltaK|DConvmersg].IEEEVLSIDesignandVideoTechology,May2005,55-58.[3]HogenauerEAnEconomicalClassofDigitalFiltersforDeal—mationandInterpolation[J].IEEETransactionsonSignalProcessing,Apr1981。29(2:155-162.[4]YOIlghongGao,LihongJhandHannuTenhunen.AFifth-(h'-derCombDecimationFilterforMlIlti-StandardTransceiverApplications[J].IEEETransactiononCircuitsandSystems,2000,3:89-92.Is]AscariL。PierazziA,MorandiCLowPowerImplementationofaSigmaDeltaDecimationFilterforCardiacApplications[J3.IEEEInstrumentationandMeasurementTechnologyCortfer-eIl∞,2001,2(3l750.755.[6]AboushadyH,DumonteixY,LoneratMM,EfficientPoly-phaseDecompositionofCombDecimationFiltersin汹Dd—taAnalog-to-DigitalConverters[J].IEEETram.onCircuitsandSystems。Oct2001,48(10:898—903.[7]邹理和,《数字滤波器》,国防工业出版社,1982.EelSomueliH.AnImprovedSearchAlgorithmfortheDesignofMuhiplierlessFIRFilterswithPowers.0乒TwoCoeffidentsEJ].IEEETrans.onCircuitsandSystems,Jul1989,36(7:1044—1047.洲,∞㈣,-ot,-o●,一■。嚏■’幔’o‘,。幅,_嚏,-ol,。幢■o嚏,-婚,・幢,-o●,-o●■_ol,_晦,“,日‘,删,o嚏■-o●●。瞳●删■杜,’H,o幔,㈣,ol,洲,怫,口●f,v(上接第1136页参考文献:[1]goux,xuJP,LiCX,LaiPT.SuppressedGrowthofUnsta—bleLow-KGeOxInterlayerinGeMetal-Oxide-SemiconductorCapacitorwithHigh-tcGateDielectricbyAnnealinginWaterVapor[J].ApplPhysLett,2007,90:163502.[2]BaiWP,LuN,“uJ,RamiregA,KwongDL,WristersD,RitenourA,LeeLandAntoniadisD.GeM(SCharacteristicsⅥithCVDHfCbGateDielectticsandTaNGateElectrode[C]//VLSlSymp.Teeh.Dig.,2003。121—122.[3]ChuiCO,KimH,ChiD,TriplettBB,McIntyrePCandSaras—wRtKCAsub-400"CGermaniumMOSFl玎TechnologywithHigh-kDielectricandMetalGateFC]//IEDM2002,437-440.[4]ChengCC,ChienCH。LinJH,ChangCY,LuoGL,YangCHandHsuSLThermcchemiealReactionofZrOx(NyInter-facesonGeandSiSubstrateFJ].IEEETrans.ElectronDe—vices,2006,89;012905.[5]GaoF,LeeSJ,PanJS,TangLJandKwongDLSurfacePssivationUsingUItrathinAlNxFihaforGe-Metal-Oxide-SemiconductorDeviceswithHafniumOxideGateDielectric[J].AppliedPhysicsLetters86,113501—32005.[6]WuN,Z}laIlgQ,ZhuC,YeoCC,WhangSJ.EffectofSurfaceNH3AnnealoilthePhysicalandElectricalPropertiesofH幻bFilmsonGeSubstrate[J].AppliedPhysicsLetters,2004,84:3741-3743.[7]ElshochtSV。BrijsB,CaymaxM,ComrdT,西i涨№T,GendtSD,JaegefBD,KubicekS,MeurisM,OnsiaB,RichardO,Teerlin&I,Steenl魁genJV,ZhaoCandHeyasMDepositionofHfQonC_serm疵ulTlandtheImpactofSllrfacePretre