微机原理与接口技术(第2版)电子教案10课件

总线的分类与作用

总线标准第10章总线总线的分类与作用总线标准第10章总线10.1.1什么是总线

总线是许多信号线的集合，是微型计算机芯片间、各部件间和外部设备间相互进行信息或数据交换的通路。10.1总线的分类与作用构成微机系统的三类总线10.1.1什么是总线总线是许多信号线的集合，是ISA总线PCI总线ISA总线PCI总线１、设计总线应考虑以下因素（１）通用性

采用总线标准，可以为多个模块的互联提供一个标准的界面，该界面对于界面两端的模块来说是透明的，界面的任一方只需根据总线标准设计和实现接口的功能，不需考虑另一方的接口方式，所以按标准设计的接口具有广泛的通用性。１、设计总线应考虑以下因素（１）通用性采用总线标准，可以（3）便于系统的更新

随着集成电路技术的发展,新的芯片不断产生,微机系统需要不断更新。采用统一标准的总线结构对于系统的更新更加方便。（4）可不断提高系统的功能

由于采用了标准总线，计算机的典型功能部分被做成不同的模块板挂在总线上，为系统在原设计的基础上以最小的变动来跟随市场的要求提供了可能。只要根据新的要求，设计新的模块，插在总线上就可以了。（２）便于用户的二次开发

由于采用同样的总线设计标准来制造各种功能的模块板,各模块板是挂在总线上的相互独立的模块,用户可以根据需要选用现成的功能模块板,或自行设计符合总线标准的模块板,这样可节省硬件的重复开发,也使得编写该模块的相应软件更容易,给调试和修改带来方便,从而提高效率,降低成本.（3）便于系统的更新随着集成电路技术的发展,2、总线的规范

为了使系统总线能够连接更多的设备，希望各厂家生产的同类产品能够互联、互换，这就需要一个可通用的系统总线，对每个总线标准应有详细的说，包含下列内容：①机械结构规范，规定模块尺寸、总线插头、边沿联接器等规格和位置。②功能规范，规定每个引脚信号的名称和功能，对它们相互作用的协议进行说明。③电气规范，规定信号工作时的高低电平、动态转换时间、负载能力及最大额定值。④定时规范，对于存储器I/O读、写操作，规定相应的总线信号时序，在总线中定义这此信号的时序以保证各功能板的兼容性。2、总线的规范为了使系统总线能够连接更多的设备，希望各3、信号线的种类①数据线、地址线及读/写控制信号线；②中断请求线、中断响应回答线；③总线请求线、总线请求允许线；④系统时钟、电源及地线。10.1.2总线的分类

按总线所在位置分类，可以把总线分为片内总线、内部总线（系统总线）和外部总线三大类。3、信号线的种类①数据线、地址线及读/写控制信号线；②①片内总线：就是连接集成电路芯片内部各功能单元的信息通路。②内部总线：又称系统总线或微型计算机总线。用于微机系统内各模块间的通信、是微机的重要组成部分。常见的系统总线标准有PC/XT、EISA、FUTUREBUS总线等。③外部总线：又称通信总线，它是微机系统与系统、微机系统与其它仪器仪表或设备之间的连线。常见的外部总线标准有RS-232、IEEE-488、SCSI、CENTRONIC总线等。①片内总线：就是连接集成电路芯片内部各功能单元的信息通路按信息传送形式分类，总线可以分为并行总线和串行总线。①并行总线：计算机中的信息一般都是由多位二进制码表示的，传输这些信息时，可以让它们固定的占用一条线，即用多条线同时传送所有二进制位。并行总线内各条连线之间实行有序排列，并实行统一编号。②串行总线：它是与并行总线相反的总线类型，它以多位二进制信息共用一条线进行传输的方式工作。让信息位按一定的次序排队，按时间先后依次通过总线。例：如果传送的信息有m位，串行方法传送所需的时间至少是并行方法的m倍。它适用于所需连接的部件距离比较远时的情况。按信息传送形式分类，总线可以分为并行总线和串行总线。①并10.2总线标准10.2.1PC总线

微机的系统总线用于系统功能的扩充，它可以进行存储器扩充和各种外部设备适配器的扩充。如：打印机适配器、显示器适配器、网络适配器、语音系统适配器等。

扩充插槽有62个引脚，62芯总线中包括8位双向数据总线、20位地址总线、6级中断请求信号线、3组DMA通道控制线、存储器和I/O读写线、动态RAM刷新控制线和时钟信号线，4根电源线和占有3个插脚的地线。送出四组电源：+12V、+5V、-12V、-5V。１、引脚分配PC总线的62个引脚的具体分配如表所示。10.2总线标准10.2.1PC总线微机的系统总线SOLDSIDE为带焊盘的面，其反面为带零件的面PC总线SOLDSIDE为带焊盘的面，其反面为带零件的面PC总PC总线插槽微机原理与接口技术(第2版)电子教案10课件２、信号说明A19～A0：地址总线，输出。用于寻址与系统总线相连的存储器和I/O设备。D7～D0：数据总线，双向。用于CPU与存储器、I/O设备之间传送数据信息。OSC：振荡器信号，输出。频率为14.318MHZ，周期约为70ns，占空比为50%，该信号是总线上频率最高的信号，其余时钟信号均是由该信号分频产生的。CLK：时钟信号，输出。RESETDRY：复位驱动信号，输出，高电平有效。ALE：地址锁存允许，输出，高电平有效。该信号由8288总线控制器提供，ALE有效，表明一个总线周期开始。２、信号说明A19～A0：地址总线，输出。用于寻址与系统总线I/OCHCK：I/O通道准备就绪信号，输入，高电平有效，当总线上的存储器或I/O设备的速度较慢时，可利用该信号的低电平通知CPU，以便插入适当的等待状态，从而使快速成的CPU与慢速的外设实现同步。IRQ7～IRQ2：中断请求信号，输入。该信号上升沿有效。IRQ2中断优先级最高，其余依次降低，IRQ7优先级最低。IOR：I/O读信号，输出，低电平有效。IOW：I/O写信号，输出，低电平有效。MEMR：存储器读信号，输出，低电平有效，用来将选取中的存储单元内容读到数据总线上。I/OCHCK：I/O通道校验信号，输入，低电平有效。当I/OCHCK=0时，表明存储器或I/O设备出现了奇偶校验错，并且会向CPU发出非屏蔽中断请求（NMI）。I/OCHCK：I/O通道准备就绪信号，输入，高电平有效，当MEMW：存储器写信号，输出，低电平有效。用来将来自数据总线上的数据写入存储单元。DRQ3～DRQ1：DMA请求信号，输入，高电平有效。优先级为DRQ1最高，低次降低，DRQ3最低。AEN：地址允许信号，输出，高电平有效。T/C：计数结束信号，输出，高电平有效。由DMA控制器产生。T/C=1，表示DMA的某一通道计数达到某个规定的字节数。CARDSLCTD：插件卡选中信号，输入，低电平有效。GND：直流地线，即直流电源和机架的接地线，共同3条。DACK3～DACK0：DMA响应信号。DACK3～DACK0分别是DRQ3～DRQ1的响应信号。DACK0用作动态存储器刷新的信号。MEMW：存储器写信号，输出，低电平有效。用来将来自数据总线10.2.2ISA与EISA总线1、ISA总线

ISA总线是IBMPC/AT机上使用的总线，又称PCAT总线，是为采用80286CPU设计的。是一种原始的总线设计，将微处理器芯片总线经缓冲直接接到系统总线，上在PC总线基础上增加了一个36插脚的AT插槽而形成的。人们利用兼容的方式将原来的8位PC总线扩展成都16位的AT总线，设计制造出了PC/AT微型计算机。（1）引脚分配

ISA总线中新增加的36个引脚信号的分配表如图。10.2.2ISA与EISA总线1、ISA总线（1）引脚ISA总线ISAISA与PCI总线ISA与PCI总线ISA总线PCI总线ISA总线PCI总线（2）信号说明A23～A20：4条高位数据线，使用权寻址范围由1MB扩展到16MB。同时将PC总线上的A19～A17从复用引脚分离出来。提高传输速率。D15～D8：8条高位数据线。SBHE：数据总线高位字节允许信号，双向，低电平有效。IRQ10～IRQ12、IRQ14～IRQ15：中断请求输入信号。DACK7～DACK5，DACK0：DMA响应信号，输出，低电平有效。SMEMR：存储器读，输出，低电平有效，在16MB寻址范围内均有效。SMEMW：存储器写，输出，低电平有效，在16MB寻址范围内均有效。（2）信号说明A23～A20：4条高位数据线，使用权寻址范围

MASTER：主控信号，输入，低电平有效，利用该信号，可以使用总线插板上设备变为主控器，用来控制总路线上的各种操作。

MEMCS16：16位存储器选片信号，输入，低电平有效，如果总线上的某一存储器要传送16位数据，则必须产生1个有效的MEMCS16信号来通知主板。实现16位数据传送。I/OCS16：16位I/O接口选片信号，输入，低电平有效，该信号用来通知主板实现16位接口数据传送。+5V，GND：是+5V电源和地。MASTER：主控信号，输入，低电平有效，利用该信号，可以2、EISA总线EISA（ExtendedISA）总线是ISA总线（AT总线）的扩展。EISA在ISA的基础上，将数据总线宽度从16位变为32位，地址总线由24位变为32位，并具有高速同步传送功能。EISA总线采用的一项重要技术是总线主控技术。

Intel公司推出了系统化的符合EISA标准的配套芯片，其中包括82352EBB（EISABusBuffers），EISA总线缓冲器；82355BMIC（BusMasterInterfaceController），总线主设备接口控制器；82357ISP（IntegrateSystemPeripheral），集成系统外设接口和82358EBC（EISABusController），EISA总线控制器等。2、EISA总线EISA（Extended①EISA总线具有以下主要特点：

支持CPU、DMA、总线控制器32位寻址能力和16位数据传输能力，具有数据宽度变换功能。扩展及增加DMA仲裁能力，使得DMA的传输速率最高可达到33Mbps.程序可以采用边沿或电平方式控制中断的触发。能够通过软件实现系统板和扩展板的自动配置功能。规定总线裁决采用集中方式进行，使得EISA总线有效地支持构成多微处理器系统。它与PC/XT总线相兼容。①EISA总线具有以下主要特点：支持CPU、②为了构成EISA总线，在AT总线上附加了以下主要信号：M/IO：存储器或接口指示。START:起始信号，用来表示EISA总线周期开始。BE3～BE0：字节允许信号，它用来表示32位数据总线上的哪个字节与当前总线周期有关。LA31～LA2：地址总线信号。其范围可达4GB。D31～D16：高16位数据总线。MIREQn:主控器请求信号。用于请示得到总线控制权。MAKn：总线控制器指示信号，利用该信号表示第几个总线主控器已获得总线控制权。386、486微型计算机系统采用了EISA总线。CMD：定时控制信号。②为了构成EISA总线，在AT总线上附加了以下主要信号：10.2.3PCI总线１、PCI总线的主要特性①

高性能。

②通用性强，适用面广。③低成本。④使用方便、灵活。10.2.3PCI总线１、PCI总线的主要特性①高性能。２、PCI总线的定义２、PCI总线的定义3、PCI总线系统结构

PCI总线的系统结构如下图。可以看出，处理器、高速缓存cache、内存之间数据传输通过微处理器系统总线进行，它的数据传输速率高于PCI总线。处理器、高速缓存Cache、存储器子系统经过“Host-PCI”桥和PCI总线连接。“Host-PCI”桥实现了PCI总线的全部驱动控制，它实际上是一个高速I/O协处理器，主要解决I/O设备同处理器的连接问题。3、PCI总线系统结构PCI总线的系统结构如下图。可以看

PCI总线系统结构

PCI总线系统结构4、PCI的地址空间

PCI总线定义了３个物理地址空间：内存地址空间、I/O地址空间和配置地址空间。前两个属常规范围，第３个是PCI特有的，它用于进行PCI的硬件资源配置。

PCI总线的编址是分布式的，每个设备都有自己的地址译码电路，不需要进行统一译码。它支持正向和负向两种类型的地址译码。4、PCI的地址空间PCI总线定义了３个物理地址空间：内５、PCI的配置空间

Ｗindows系统启动时，BIOS程序读出这些参数，综合每块板卡对资源的要求，对系统资源进行统一分配。由此可见，PCI设备的地址空间是由系统动态分配的。是浮动的。目前在微型机上使用的局部总线有VESA总线和PCI总线，用于对ISA和EISA总线进行补充，局部总线的主要特点是将外部设备直接连接到CPU，没有通过锁存延时等电路，因此应用局部总线的系统具有非常快的运行速度。５、PCI的配置空间Ｗindows系统启动时，BIOS10.2.4局部总线

局部总线:在ISA总线和CPU总线之间增加的一级总线或管理层。这样可将一些高速外设，如图形卡、硬盘控制器等从ISA总线上卸下而通过局部总线直接挂接到CPU总线上，使之与高速的CPU总线相匹配。局部总线可分为三种：专用局部总线、VL总线(VESALocalBus)、PCI总线(PeripheralComponentInterconnect)。10.2.4局部总线局部总线:在ISA总线

局部总线图局部总线图10.2.5USB总线

计算机外部设备的种类和数量越来越多，为了解决主机连接问题，由IBM，NEC，Intel，Microsoft，等七家公司联合提出了外部输入输出接口的新规格——通用串行总线USB(UniversalSerialBus)。从2000年开始，新出厂的微机几乎都配备了USB插口，最新的微机还配备了USB集线器（Hub）和４～６个插口。10.2.5USB总线计算机外部设备的种类和数量越来越（2）应用范围广

（3）纠错能力强

（4）低功率USB设备可由总线供电（5）耗电少，成本低（6）USB2.0标准可满足高速外设的要求（7）得到操作系统支持１、接口特点（1）使用方便

（2）应用范围广（3）纠错能力强（4）低功率USB设2、结构和数据流

USB提供主机和一个或多个外部设备之间的数据交换。典型的USB系统拓扑结构2、结构和数据流USB提供主机和一个或多个外部设备之间的数采用USB总线进行设备连接的实例采用USB总线进行设备连接的实例（1）硬件设备一个USB系统包含三类硬件设备：USB主机、USB设备、USB集线器。①USB主机在USB系统仅有一个USB主机时，功能是：管理USB系统；每毫秒产生一帧数据；发送配置请求对USB设备进行配置操作；对总线上的错误进行管理和恢复。（1）硬件设备①USB主机USB设备在一个USB系统中，USB设备和集线器总数不能超过127个。USB设备接收USB总线上的所有数据包，通过数据包的地址域来判断是不是发给自己的数据包：若地址不符，则通过相应USB主机的数据包与之进行数据传输。USB集线器USB集线器是用于设备扩展连接的关键器件，所有USB设备都连接在集线器的端口上。一个主机总与一个根集线器相连。（2）USB的电缆与接插口USB通过一根四线电缆来传输信号与电源，其中D+和D-是一对差模信号线，而Vbus和GND提供了＋５Ｖ电源。USB设备USB集线器（2）USB的电缆与接插口USB按摩球USB吹风机USB风扇USB灯USB设备USB按摩球USB吹风机USB风扇USB灯USB设备USB手机五合一充电器USB集线器USB集线器USB手机五合一充电器USB集线器USB集线器USB数据流

1）USB主机主机在USB系统中处于中心地位，控制着所有对USB的访问，一个外设只有主机允许后才有权访问总线。主机同时也监测着USB的结构。USB主机包括五层：①

设备驱动程序：执行在主机上驱动USB设备的客户软件，由操作系统支持或由USB设备单独提供。②

USB系统软件：在特殊的操作系统上支持USB的软件。③

USB主控制器：允许USB设备附属于主机的硬件和软件。主控制器驱动：USB主控制器和USB系统软件间的软件接口，设定主控器的实现范围，可支持不同主控制器。USB设备驱动：USB系统软件和客户软件间的接口，为驱动程序提供了控制USB设备的便捷功能。USB数据流USB主机包括五层：①设备驱动程序：执行在主机2）USB设备设备包括三层：①功能：最上层，USB设备所提供的功能，如鼠标或键盘等。②USB逻辑设备：中间层，处理总线接口与不同数据源或接收端点之间的数据通信；③总线接口：最底层，发送与接收数据包。3）主机到设备的连接

主机到设备的连接可看作三层模型，USB总线接口层提供了主机和设备间的物理／信号／数据包的连接；USB设备层是在设备上执行一般USB操作的系统软件表示层；功能层通过和客户软件层适当的匹配向主机提供附加功能。2）USB设备设备包括三层：①功能：最上层，USB设备所USB层间数据流关系USB层间数据流关系(4)总线枚举过程USB设备可以即插即用，一旦设备连接到某一个USB的节点，USB就会产生被软件支持的一系列操作，来完成对设备的配置，这被称为总线枚举过程。(5)数据传输过程所有的数据传输都是由主机开始的，任何外设都无权开始一个传输。

设备驱动程序通过对USBD接口的调用发出输入输出请求IRP，IRP是由操作系统定义的。USB驱动程序接到请求后调用HCD接口，将IRP转化为USB传输，一个IRP可以包含一个或多个USB传输。HCD将USB传输分解为总线操作，由主控制器以打包的形式发出。(4)总线枚举过程(5)数据传输过程设备驱动程序通过(6)传输方式４种传输方式以适应不同的传输需求。

①控制传输控制传输发送设备请求信息，主要用于读取设备配置信息及设备状态、设置设备地址，设置设备属性、发送控制命令等功能；其中，设置操作和状态操作的数据包具有USB定义的结构。②同步传输它仅适应于全速／高速设备，是一种周期的、连续的传输方式。(6)传输方式①控制传输②同③中断传输它用于支持非周期性、自然发生的、数据量很小的信息传输，如键盘、鼠标。数据没有USB定义的结构，只有输入单一方向。④块数据传输它用于对时间没有要求的非周期性的大量数据传输，仅全速／高速设备支持块数据传输；单向传输，如一外设需要双向传输，则必须使用另一个端点；每次传送最大有效负荷为64Ｂ；没有带宽保证，只要总线空闲，就允许传输数据。③中断传输④块数据传输

总线的分类与作用

总线标准第10章总线总线的分类与作用总线标准第10章总线10.1.1什么是总线

总线是许多信号线的集合，是微型计算机芯片间、各部件间和外部设备间相互进行信息或数据交换的通路。10.1总线的分类与作用构成微机系统的三类总线10.1.1什么是总线总线是许多信号线的集合，是ISA总线PCI总线ISA总线PCI总线１、设计总线应考虑以下因素（１）通用性

采用总线标准，可以为多个模块的互联提供一个标准的界面，该界面对于界面两端的模块来说是透明的，界面的任一方只需根据总线标准设计和实现接口的功能，不需考虑另一方的接口方式，所以按标准设计的接口具有广泛的通用性。１、设计总线应考虑以下因素（１）通用性采用总线标准，可以（3）便于系统的更新

随着集成电路技术的发展,新的芯片不断产生,微机系统需要不断更新。采用统一标准的总线结构对于系统的更新更加方便。（4）可不断提高系统的功能

由于采用了标准总线，计算机的典型功能部分被做成不同的模块板挂在总线上，为系统在原设计的基础上以最小的变动来跟随市场的要求提供了可能。只要根据新的要求，设计新的模块，插在总线上就可以了。（２）便于用户的二次开发

由于采用同样的总线设计标准来制造各种功能的模块板,各模块板是挂在总线上的相互独立的模块,用户可以根据需要选用现成的功能模块板,或自行设计符合总线标准的模块板,这样可节省硬件的重复开发,也使得编写该模块的相应软件更容易,给调试和修改带来方便,从而提高效率,降低成本.（3）便于系统的更新随着集成电路技术的发展,2、总线的规范

为了使系统总线能够连接更多的设备，希望各厂家生产的同类产品能够互联、互换，这就需要一个可通用的系统总线，对每个总线标准应有详细的说，包含下列内容：①机械结构规范，规定模块尺寸、总线插头、边沿联接器等规格和位置。②功能规范，规定每个引脚信号的名称和功能，对它们相互作用的协议进行说明。③电气规范，规定信号工作时的高低电平、动态转换时间、负载能力及最大额定值。④定时规范，对于存储器I/O读、写操作，规定相应的总线信号时序，在总线中定义这此信号的时序以保证各功能板的兼容性。2、总线的规范为了使系统总线能够连接更多的设备，希望各3、信号线的种类①数据线、地址线及读/写控制信号线；②中断请求线、中断响应回答线；③总线请求线、总线请求允许线；④系统时钟、电源及地线。10.1.2总线的分类

按总线所在位置分类，可以把总线分为片内总线、内部总线（系统总线）和外部总线三大类。3、信号线的种类①数据线、地址线及读/写控制信号线；②①片内总线：就是连接集成电路芯片内部各功能单元的信息通路。②内部总线：又称系统总线或微型计算机总线。用于微机系统内各模块间的通信、是微机的重要组成部分。常见的系统总线标准有PC/XT、EISA、FUTUREBUS总线等。③外部总线：又称通信总线，它是微机系统与系统、微机系统与其它仪器仪表或设备之间的连线。常见的外部总线标准有RS-232、IEEE-488、SCSI、CENTRONIC总线等。①片内总线：就是连接集成电路芯片内部各功能单元的信息通路按信息传送形式分类，总线可以分为并行总线和串行总线。①并行总线：计算机中的信息一般都是由多位二进制码表示的，传输这些信息时，可以让它们固定的占用一条线，即用多条线同时传送所有二进制位。并行总线内各条连线之间实行有序排列，并实行统一编号。②串行总线：它是与并行总线相反的总线类型，它以多位二进制信息共用一条线进行传输的方式工作。让信息位按一定的次序排队，按时间先后依次通过总线。例：如果传送的信息有m位，串行方法传送所需的时间至少是并行方法的m倍。它适用于所需连接的部件距离比较远时的情况。按信息传送形式分类，总线可以分为并行总线和串行总线。①并10.2总线标准10.2.1PC总线

微机的系统总线用于系统功能的扩充，它可以进行存储器扩充和各种外部设备适配器的扩充。如：打印机适配器、显示器适配器、网络适配器、语音系统适配器等。

扩充插槽有62个引脚，62芯总线中包括8位双向数据总线、20位地址总线、6级中断请求信号线、3组DMA通道控制线、存储器和I/O读写线、动态RAM刷新控制线和时钟信号线，4根电源线和占有3个插脚的地线。送出四组电源：+12V、+5V、-12V、-5V。１、引脚分配PC总线的62个引脚的具体分配如表所示。10.2总线标准10.2.1PC总线微机的系统总线SOLDSIDE为带焊盘的面，其反面为带零件的面PC总线SOLDSIDE为带焊盘的面，其反面为带零件的面PC总PC总线插槽微机原理与接口技术(第2版)电子教案10课件２、信号说明A19～A0：地址总线，输出。用于寻址与系统总线相连的存储器和I/O设备。D7～D0：数据总线，双向。用于CPU与存储器、I/O设备之间传送数据信息。OSC：振荡器信号，输出。频率为14.318MHZ，周期约为70ns，占空比为50%，该信号是总线上频率最高的信号，其余时钟信号均是由该信号分频产生的。CLK：时钟信号，输出。RESETDRY：复位驱动信号，输出，高电平有效。ALE：地址锁存允许，输出，高电平有效。该信号由8288总线控制器提供，ALE有效，表明一个总线周期开始。２、信号说明A19～A0：地址总线，输出。用于寻址与系统总线I/OCHCK：I/O通道准备就绪信号，输入，高电平有效，当总线上的存储器或I/O设备的速度较慢时，可利用该信号的低电平通知CPU，以便插入适当的等待状态，从而使快速成的CPU与慢速的外设实现同步。IRQ7～IRQ2：中断请求信号，输入。该信号上升沿有效。IRQ2中断优先级最高，其余依次降低，IRQ7优先级最低。IOR：I/O读信号，输出，低电平有效。IOW：I/O写信号，输出，低电平有效。MEMR：存储器读信号，输出，低电平有效，用来将选取中的存储单元内容读到数据总线上。I/OCHCK：I/O通道校验信号，输入，低电平有效。当I/OCHCK=0时，表明存储器或I/O设备出现了奇偶校验错，并且会向CPU发出非屏蔽中断请求（NMI）。I/OCHCK：I/O通道准备就绪信号，输入，高电平有效，当MEMW：存储器写信号，输出，低电平有效。用来将来自数据总线上的数据写入存储单元。DRQ3～DRQ1：DMA请求信号，输入，高电平有效。优先级为DRQ1最高，低次降低，DRQ3最低。AEN：地址允许信号，输出，高电平有效。T/C：计数结束信号，输出，高电平有效。由DMA控制器产生。T/C=1，表示DMA的某一通道计数达到某个规定的字节数。CARDSLCTD：插件卡选中信号，输入，低电平有效。GND：直流地线，即直流电源和机架的接地线，共同3条。DACK3～DACK0：DMA响应信号。DACK3～DACK0分别是DRQ3～DRQ1的响应信号。DACK0用作动态存储器刷新的信号。MEMW：存储器写信号，输出，低电平有效。用来将来自数据总线10.2.2ISA与EISA总线1、ISA总线

ISA总线是IBMPC/AT机上使用的总线，又称PCAT总线，是为采用80286CPU设计的。是一种原始的总线设计，将微处理器芯片总线经缓冲直接接到系统总线，上在PC总线基础上增加了一个36插脚的AT插槽而形成的。人们利用兼容的方式将原来的8位PC总线扩展成都16位的AT总线，设计制造出了PC/AT微型计算机。（1）引脚分配

ISA总线中新增加的36个引脚信号的分配表如图。10.2.2ISA与EISA总线1、ISA总线（1）引脚ISA总线ISAISA与PCI总线ISA与PCI总线ISA总线PCI总线ISA总线PCI总线（2）信号说明A23～A20：4条高位数据线，使用权寻址范围由1MB扩展到16MB。同时将PC总线上的A19～A17从复用引脚分离出来。提高传输速率。D15～D8：8条高位数据线。SBHE：数据总线高位字节允许信号，双向，低电平有效。IRQ10～IRQ12、IRQ14～IRQ15：中断请求输入信号。DACK7～DACK5，DACK0：DMA响应信号，输出，低电平有效。SMEMR：存储器读，输出，低电平有效，在16MB寻址范围内均有效。SMEMW：存储器写，输出，低电平有效，在16MB寻址范围内均有效。（2）信号说明A23～A20：4条高位数据线，使用权寻址范围

MASTER：主控信号，输入，低电平有效，利用该信号，可以使用总线插板上设备变为主控器，用来控制总路线上的各种操作。

MEMCS16：16位存储器选片信号，输入，低电平有效，如果总线上的某一存储器要传送16位数据，则必须产生1个有效的MEMCS16信号来通知主板。实现16位数据传送。I/OCS16：16位I/O接口选片信号，输入，低电平有效，该信号用来通知主板实现16位接口数据传送。+5V，GND：是+5V电源和地。MASTER：主控信号，输入，低电平有效，利用该信号，可以2、EISA总线EISA（ExtendedISA）总线是ISA总线（AT总线）的扩展。EISA在ISA的基础上，将数据总线宽度从16位变为32位，地址总线由24位变为32位，并具有高速同步传送功能。EISA总线采用的一项重要技术是总线主控技术。

Intel公司推出了系统化的符合EISA标准的配套芯片，其中包括82352EBB（EISABusBuffers），EISA总线缓冲器；82355BMIC（BusMasterInterfaceController），总线主设备接口控制器；82357ISP（IntegrateSystemPeripheral），集成系统外设接口和82358EBC（EISABusController），EISA总线控制器等。2、EISA总线EISA（Extended①EISA总线具有以下主要特点：

支持CPU、DMA、总线控制器32位寻址能力和16位数据传输能力，具有数据宽度变换功能。扩展及增加DMA仲裁能力，使得DMA的传输速率最高可达到33Mbps.程序可以采用边沿或电平方式控制中断的触发。能够通过软件实现系统板和扩展板的自动配置功能。规定总线裁决采用集中方式进行，使得EISA总线有效地支持构成多微处理器系统。它与PC/XT总线相兼容。①EISA总线具有以下主要特点：支持CPU、②为了构成EISA总线，在AT总线上附加了以下主要信号：M/IO：存储器或接口指示。START:起始信号，用来表示EISA总线周期开始。BE3～BE0：字节允许信号，它用来表示32位数据总线上的哪个字节与当前总线周期有关。LA31～LA2：地址总线信号。其范围可达4GB。D31～D16：高16位数据总线。MIREQn:主控器请求信号。用于请示得到总线控制权。MAKn：总线控制器指示信号，利用该信号表示第几个总线主控器已获得总线控制权。386、486微型计算机系统采用了EISA总线。CMD：定时控制信号。②为了构成EISA总线，在AT总线上附加了以下主要信号：10.2.3PCI总线１、PCI总线的主要特性①

高性能。

②通用性强，适用面广。③低成本。④使用方便、灵活。10.2.3PCI总线１、PCI总线的主要特性①高性能。２、PCI总线的定义２、PCI总线的定义3、PCI总线系统结构

PCI总线的系统结构如下图。可以看出，处理器、高速缓存cache、内存之间数据传输通过微处理器系统总线进行，它的数据传输速率高于PCI总线。处理器、高速缓存Cache、存储器子系统经过“Host-PCI”桥和PCI总线连接。“Host-PCI”桥实现了PCI总线的全部驱动控制，它实际上是一个高速I/O协处理器，主要解决I/O设备同处理器的连接问题。3、PCI总线系统结构PCI总线的系统结构如下图。可以看

PCI总线系统结构

PCI总线系统结构4、PCI的地址空间

PCI总线定义了３个物理地址空间：内存地址空间、I/O地址空间和配置地址空间。前两个属常规范围，第３个是PCI特有的，它用于进行PCI的硬件资源配置。

PCI总线的编址是分布式的，每个设备都有自己的地址译码电路，不需要进行统一译码。它支持正向和负向两种类型的地址译码。4、PCI的地址空间PCI总线定义了３个物理地址空间：内５、PCI的配置空间

Ｗindows系统启动时，BIOS程序读出这些参数，综合每块板卡对资源的要求，对系统资源进行统一分配。由此可见，PCI设备的地址空间是由系统动态分配的。是浮动的。目前在微型机上使用的局部总线有VESA总线和PCI总线，用于对ISA和EISA总线进行补充，局部总线的主要特点是将外部设备直接连接到CPU，没有通过锁存延时等电路，因此应用局部总线的系统具有非常快的运行速度。５、PCI的配置空间Ｗindows系统启动时，BIOS10.2.4局部总线

局部总线:在ISA总线和CPU总线之间增加的一级总线或管理层。这样可将一些高速外设，如图形卡、硬盘控制器等从ISA总线上卸下而通过局部总线直接挂接到CPU总线上，使之与高速的CPU总线相匹配。局部总线可分为三种：专用局部总线、VL总线(VESALocalBus)、PCI总线(PeripheralComponentInterconnect)。10.2.4局部总线局部总线:在ISA总线

局部总线图局部总线图10.2.5USB总线

计算机外部设备的种类和数量越来越多，为了解决主机连接问题，由IBM，NEC，Intel，Microsoft，等七家公司联合提出了外部输入输出接口的新规格——通用串行总线USB(UniversalSerialBus)。从2000年开始，新出厂的微机几乎都配备了USB插口，最新的微机还配备了USB集线器（Hub）和４～６个插口。10.2.5USB总线计算机外部设备的种类和数量越来越（2）应用范围广

（3）纠错能力强

（4）低功率USB设备可由总线供电（5）耗电少，成本低（6）USB2.0标准可满足高速外设的要求（7）得到操作系统支持１、接口特点（1）使用方便

（2）应用范围广（3）纠错能力强（4）低功率USB设2、结构和数据流

USB提供主机和一个或多个外部设备之间的数据交换。典型的USB系统拓扑结构2、结构和数据流USB提供主机和一个或多个外部设备之间的数采用USB总线进行设备连接的实例采用USB总线进行设备连接的实例（1）硬件设备一个USB系统包含三类硬件设备：USB主机、USB设备、USB集线器。①USB主机在USB系统仅有一个USB主机时，功能是：管理USB系统；每毫秒产生一帧数据；发送配置请求对USB设备进行配置操作；对总线上的错误进行管理和恢复。（1）硬件设备①USB主机USB设备在一个USB系统中，USB设备和集线器总数不能超过127个。USB设备接收USB总线上的所有数