2015模拟与数字电路实验下

实验安排及教学1、锁相环及频率调制与解调电路（三周2、乙类功率放大器（一周3、数字电路的FPGA应用实验（四周4、脉冲电路及其应用（二周5、综合实验（五周教 王勇 孔庆生 徐峰 周锋 高 实验七、锁相环及频率调一、实验原理二、预1、参照实验讲义中的频率调制与解调电路图，用模拟集成锁相环构成FM调制与解调电路，载波频率调制信号频率为0.1—3KHz3FM调制电FM解调电 2、锁相环特性测用“调制电路VCO（Rt2使VCO频率变（。3、用锁相环实现调实际是利用PLL内部的VCO作调制电路(PLL不需要闭环)，根据实验指标要求确定元件参数后安装电路，插查电路无误后接通电源，并调整VCO的中心频率f01为200KHz(fo可用频率计或示波器测试)，加入的调制信号，在VCO4、用锁相环实现根据实验指标要求，自行设计运放差动放大电路和二阶有在PLL开环状态，调整VCO的中心频率，将调制电路VCO输出与解调电路VCOY1Y2通道。调整解调电路的，（PD（7脚）是否正常。并调整之，插查差动放大与二阶低通滤PD）四、实验注意事项1、564.62（，可3、注意电源退耦的重要420257脚输6、由于第二级锁相环7脚带负载能力差，运放减法电路的电阻不能太小，一般为几十K以上五、提高实验1、宽带AGC放大器的调试与测量，实验电路如图各元件的作用及取值大小的出发点。测量AGC7即输出VO即输出VO幅度变化不超±10％fc=5MHz的等幅波用示波器测出可控范围(db)示波器的二个输入端可分别观察Vi及VO82、电路工作不正常，应从以下几方面着手（1）电路中乘法0V，10：-200mV，14：-6VC19一一、实验原WORD二、预三、基本实1（a）、b）OFF和1K电位器Rp是否调到0欧姆。如果大功率三极管和8欧姆3、接入信号源，在输出端欧姆电阻用示波器可以观察到屏幕上放大，可以观察到交越失真现象。缓慢调节1K电位器p（使p缓慢增加），可以看到输出正弦波交越失真减小，调节p为止。4、测量直流电源提供的平均功率（可用示波器或万用表测量、、的电阻值求得直流电源输出平均电流），8欧姆电阻上的输出5、逐步加大信号源输入正弦波的幅度，使输出波形幅度最大且不削波为止，测量直流电源提供的平均功率，8欧姆10W电实验九、数字电路的FPGA应用实一、实验原本实验的原理请自行参阅有关部分,详细见课 “参考资料”中<fpga实验讲义_quartusⅡ使用说明FGFPGA三、实验内设计实现一个洗衣机状态制电设衣机6空闲态、供水态、漂洗放水、脱态、 ，衣机下：电路框图如 系统复位信号是异步的，洗衣机控制器必须用同步电路计数器可采用异步电计时间，电路图可以直接由ASM获得。ONE-HOT编码实现状态的1、DIP开关和按钮开关:DIP开关和按钮开关电路通过上拉电阻实现，DIP开关拨上ON输出低电平，DIP开关拨下OFF输2、发光二极管：发光二极管通过上拉电阻低电平点3数码管，公共端已经接高电平，其它端子接限流电阻，低电平点亮。4、动态显示数码管公共端接三极管驱动，低电平选中，动态显示时公共端应动a、b、、、、g、共享 6、4×4键盘阵列：4×4键盘阵列的每一行接的一个管脚，每一列通过上拉阻正源时与的一个管脚相接因此键盘阵列需要进行动态扫描 ，输出扫描信号使键盘阵列的行轮流过 态确定，在 时应进键去动计键阵电如图：7、FPGA对应的管脚定义如下：1、关于软件操作请参考文档:课 “参考资料”中<fpga实验讲义_quartusⅡ使用说明2,,态机模块,.3、每个模块都至4、注意计数器同步清零和异步清五、选做实验内容实验A电梯楼层显示控制器的FPGA实验B计数型控制器的FPGA设计实验C时钟的FPGA设计实验D音乐的FPGA设计实验E交通灯的FPGA设计实验F数 锁的FPGA设实验G十进制加法计算器的FPGA实验 运动员反应时间测量电路设实验实验

出租车计点阵实现汉字滚动显DDS正弦信号发生器设一、实验原理二、预（三、基本实验内容试设计一个低频脉冲信号1、频率为5-100kHz输出负脉宽为1-6uS可调TTL输出脉冲波25-100kHz1-6uS0-12可调3、将振荡器产生的TTL脉冲波进行同步和异步4四、实验注意事12TTLR7LSRK31微分型单稳态能够将窄的负脉冲波转换为负的宽脉45、如果三极管输出脉冲不理想，应考虑使用加速电容五、提高或选做实验内、若振荡器应采取什么措施？请设计电路实2、微分单稳态电路中,电阻R的调节范围有限,当电阻R满足7时R?时 实验二：智力实验三：数字信号三位数字频率计系统实验四：六位ADC系统实验七：D实验八：IC_CARD设下面分别简要介绍一下设计要求及注意实验一：计数TTN计数型控制器设计注意事141974LS1S932实验二：智力竞赛抢答计时系统100ns0.胜者控制。智力竞赛抢答计时系统设计注意1 为0.1～99.9kHz（误差≤±0.05kHz）。当被测频率f>99.9kHz时，电路应能给出小数字信号三位数字频率计系统设计注意事项 （信号 锁存清零S12实现999H,9fk,,.实验四：六位ADC系统设计要求：试设计一个逐次比较型六位ADC，能将0～3.2V模拟量转换成数字量输出）为6bit0.051～5ms。六位ADC系统设计注意事 + 2211DJK1194实验五：模拟信号六位频率计系设计要求：输入模拟信号幅度：大于200mV，测量频100Hz一20MHz的六位频率计模拟信号六位频率计系统设计注意事项1、实验原理细读验该验要两分信形数大整uA73和高三极实现，考虑信号 也可考虑用 触器件。号要CD4553正使是 信、存信号和清零信号的关系，：信号 锁清 2、uA733应接成单端输入单端输出的工作方式，其输出端3V左右的直流电平，因此可以不加耦合电容直接接三极管电路。CD4553由于是MOS器件，一定不要有悬空的输入端实验六：直流数字电制数显示，量程为+.0，分辨力为00l，测量精度为士两50直流数字电压表设计注意事项1、积分器和比较器的设计：矩形波振荡器考虑振荡的稳定性35TTL2、下图为单积分V—T变换工作原理框积电a积电a比电b受控门d计脉c清计控电锁锁译溢显UatUbtUctUdt设计类功放电路，实现音输入号如H正弦信制如幅 得到脉随音1变化而载波幅度变20脉调波,过率大,谐可得到率放大了的音频信号,下电只供,存在题实中改进(可以参考 555定时一节明和荡器路)。D类功放设计注L、的取（）。实验八：I