Cadence-后端实验系列16-全定制版图设计-Virtuoso课件

Cadence后端实验系列16_全定制版图设计__VirtuosoDate：2011年1月10号Cadence后端实验系列16_全定制版图介绍1设计规则2contents3Virtuoso介绍及操作过程4上机演示全定制版图介绍1设计规则2contents3VirtuosoI所谓全定制设计方法就是利用人机交互图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。一.全定制版图（full-custom）I所谓全定制设计方法就是利用人机一.全定制版图（fu针对每个晶体管进行电路参数优化，以获得最佳的性能（包括速度和功耗）以及最小的芯片面积。基于晶体管级，适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。II全定制的特点：针对每个晶体管进行电路参数优化，以获得最佳的性能（包版图（Layout）

版图是集成电路设计的最后阶段产物，它将被直接交给芯片制造厂作为指导产电路的图案。版图中矩形的构形决定了电路的拓扑结构和元件的特征。生产过程中所需的掩模板上的图形来自版图。版图（Layout）版图是集成电路设计的最后阶段产物掩膜图

掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。掩膜图掩膜上的图形决定着芯片上器件或连接物二.设计规则

设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。

不同的工艺，就有不同的设计规则。二.设计规则设计规则是如何向电路设计及版图设计版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。描述几何设计规则的方法：微米规则和λ规则。1.版图几何设计规则版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一层次把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。下面以某种N阱的硅栅工艺为例分别介绍层次的概念层次把设计过程抽象成若干易于处理的概念层次表示

含义

标示图

NWELL

N阱层

Locos

N+或P+有源区层

Poly

多晶硅层

Contact

接触孔层

Metal

金属层

Pad

焊盘钝化层

NWELL硅栅的层次标示层次表示含义标示图NWELLN阱层LocosN+编号描述尺寸(μm)目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间距10.0防止不同电位阱间干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区环的尺寸1.4N阱到N阱外N+距离8.0减少闩锁效应N阱设计规则编号描述尺寸目的与作用1.1N阱最小宽度10.0保证编号描述尺寸目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，减少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应P+、N+有源区设计规则编号描述尺寸目的与作用2.1P+、N+有源区宽度3编号描述尺寸目的与作用3.1多晶硅最小宽度3.0保证多晶硅线的必要电导3.2多晶硅间距2.0防止多晶硅联条3.3与有源区最小外间距1.0保证沟道区尺寸3.4多晶硅伸出有源区1.5保证栅长及源、漏区的截断3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动Poly层的设计规则编号描述尺寸目的与作用3.1多晶硅最小编号描述尺寸目的与作用4.1接触孔大小2.0x2.0保证与铝布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.5防止源、漏区与栅短路4.6多晶硅孔到有源区距离1.5防止源、漏区与栅短路4.7金属覆盖孔1.0保证接触，防止断条Contact层的设计规则编号描述尺寸目的与作用4.1接触孔大小2.0x2编号描述尺寸目的与作用5.1金属宽度2.5保证铝线的良好电导5.2金属间距2.0防止铝条短路Metal层的设计规则编号描述尺寸目的与作用5.1金属宽度2.5保编号描述尺寸目的与作用6.1最小焊盘大小90封装、邦定需要6.2最小焊盘边间距80防止信号之间串扰6.3最小金属覆盖焊盘6.0保证良好接触6.4焊盘外到有源区最小距离25.0提高可靠性需要Pad层的设计规则编号描述尺寸目的与作用6.1最小焊盘大小90一个反相器部分设计规则一个反相器部分设计规则电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路与系统设计模拟的依据。不同的工艺线和工艺流程，电学参数有所不同。描述内容：晶体管模型参数、各层薄层电阻、层与层间的电容等。几何设计规则是图形编辑的依据，电学设计规则是分析计算的依据。2.电学设计规则电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。压焊点离芯片内部图形的距离不应少于20µm。布线层选择，尽可能降低寄生效应。3.布线规则电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。VirtuosoLayoutEditor－版图编辑大师Cadence最精华的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能强大完备操作方便高效三.版图设计工具－VirtuosoLEVirtuosoLayoutEditor－版图编辑大师V

Virtuoso是Cadence公司后端设计的主要工具之一其包括: VirtuosoLayoutEditorVirtuosoLayoutAcceleratorVirtuosoLayoutSynthesizerVirtuosoSchematicComposerVIRTUOSOVirtuoso是Cadence公司后端设计的目标理解LayoutEditor环境学会如何使用LayoutEditor学会定制版图编辑环境版图设计工具－VirtuosoLE目标理解LayoutEditor环境学会如何使用La全层次多窗口编辑环境比较个性化的编辑环境参数化的Pcells（ParameterizedCells）Virtuoso的特点全层次多窗口编辑环境Virtuoso的特点

1）全层次，多窗口的编辑环境：virtuosolayouteditor支持在任一编辑期间或是同一设计不同面打开多样的单元或是模块，从而保证复杂设计中的一致性。

2）个性化的编辑环境：CADENCE设计框架和新的OPENACCESS数据库使的virtuosolayouteditor具有可用户定制化的编辑环境和功能。VirtuosoLayoutEditor功能特征VirtuosoLayoutEditor功能特征3）参数化的PCELLS：

所谓的Pcell

(parameterized

cell

)是一个可以让你在使用它时编辑它的参数的cell.

利用PCELLS可以减少设计录入的时间，以及设计规则的违反，减少尺寸上的错误，提供设计的自动生成，减少版图设计的任务，并提高速度。VirtuosoLayoutEditor功能特征3）参数化的PCELLS：VirtuosoLayou

一、建立自己的library,cell和viewLibrary 自己将要设计的版图所要存放的库Cell设计的每一模块单元View 单元的格式，有schematic,symbol,layout等VirtuosoLayoutEditor的使用VirtuosoLayoutEditor的使用VirtuosoLayoutEditor的使用新建一个库文件VirtuosoLayoutEditor的使用新建一个库名定义为mydesign，然后连接到0.18的库中库名定义为mydesign，然后连接到0.18的库中新建一个cell，用来制作反相器新建一个cell，用来制作反相器利用Add-instance添加元件，添加一个pmos利用Add-instance添加元件，添加一个pmos修改长度为350nm，宽为1um修改长度为350nm，宽为1um同样生成一个nmos，长350nm，宽500nm同样生成一个nmos，长350nm，宽500nm生成以后进行连线，添加IO口之后得到如下图生成以后进行连线，添加IO口之后得到如下图进入XL进行编辑进入XL进行编辑在virtuoso中使用genfromsource命令生成器件，IO口修改为第一层金属，然后apply在virtuoso中使用genfromsource命令生点OK之后出现下图进行display设置点OK之后出现下图进行display设置修改displaylevels和单元间距然后就可以对器件进行放置，连线等OK修改displaylevels和单元间距然后就可以对器设置一个命令，此后每当你选择一个命令之后都会弹出一个菜单，根据需要可以修改相应的参数。设置一个命令，此后每当你选择一个命令之后都会弹出使用path命令弹出一个菜单，要连接栅极选择GT，修改宽度0.35使用path命令弹出一个菜单，要连接栅极点击要连线的地方：点击要连线的地方：若要修改边界，使用以下命令选中若要修改边界，使用以下命令选中最后得到的反相器版图最后得到的反相器版图ThankYou~~ThankYou~~Cadence后端实验系列16_全定制版图设计__VirtuosoDate：2011年1月10号Cadence后端实验系列16_全定制版图介绍1设计规则2contents3Virtuoso介绍及操作过程4上机演示全定制版图介绍1设计规则2contents3VirtuosoI所谓全定制设计方法就是利用人机交互图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。一.全定制版图（full-custom）I所谓全定制设计方法就是利用人机一.全定制版图（fu针对每个晶体管进行电路参数优化，以获得最佳的性能（包括速度和功耗）以及最小的芯片面积。基于晶体管级，适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。II全定制的特点：针对每个晶体管进行电路参数优化，以获得最佳的性能（包版图（Layout）

版图是集成电路设计的最后阶段产物，它将被直接交给芯片制造厂作为指导产电路的图案。版图中矩形的构形决定了电路的拓扑结构和元件的特征。生产过程中所需的掩模板上的图形来自版图。版图（Layout）版图是集成电路设计的最后阶段产物掩膜图

掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。掩膜图掩膜上的图形决定着芯片上器件或连接物二.设计规则

设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。

不同的工艺，就有不同的设计规则。二.设计规则设计规则是如何向电路设计及版图设计版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。描述几何设计规则的方法：微米规则和λ规则。1.版图几何设计规则版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一层次把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。下面以某种N阱的硅栅工艺为例分别介绍层次的概念层次把设计过程抽象成若干易于处理的概念层次表示

含义

标示图

NWELL

N阱层

Locos

N+或P+有源区层

Poly

多晶硅层

Contact

接触孔层

Metal

金属层

Pad

焊盘钝化层

NWELL硅栅的层次标示层次表示含义标示图NWELLN阱层LocosN+编号描述尺寸(μm)目的与作用1.1N阱最小宽度10.0保证光刻精度和器件尺寸1.2N阱最小间距10.0防止不同电位阱间干扰1.3N阱内N阱覆盖P+2.0保证N阱四周的场注N区环的尺寸1.4N阱到N阱外N+距离8.0减少闩锁效应N阱设计规则编号描述尺寸目的与作用1.1N阱最小宽度10.0保证编号描述尺寸目的与作用2.1P+、N+有源区宽度3.5保证器件尺寸，减少窄沟道效应2.2P+、N+有源区间距3.5减少寄生效应P+、N+有源区设计规则编号描述尺寸目的与作用2.1P+、N+有源区宽度3编号描述尺寸目的与作用3.1多晶硅最小宽度3.0保证多晶硅线的必要电导3.2多晶硅间距2.0防止多晶硅联条3.3与有源区最小外间距1.0保证沟道区尺寸3.4多晶硅伸出有源区1.5保证栅长及源、漏区的截断3.5与有源区最小内间距3.0保证电流在整个栅宽范围内均匀流动Poly层的设计规则编号描述尺寸目的与作用3.1多晶硅最小编号描述尺寸目的与作用4.1接触孔大小2.0x2.0保证与铝布线的良好接触4.2接触孔间距2.0保证良好接触4.3多晶硅覆盖孔1.0防止漏电和短路4.4有源区覆盖孔1.5防止PN结漏电和短路4.5有源区孔到栅距离1.5防止源、漏区与栅短路4.6多晶硅孔到有源区距离1.5防止源、漏区与栅短路4.7金属覆盖孔1.0保证接触，防止断条Contact层的设计规则编号描述尺寸目的与作用4.1接触孔大小2.0x2编号描述尺寸目的与作用5.1金属宽度2.5保证铝线的良好电导5.2金属间距2.0防止铝条短路Metal层的设计规则编号描述尺寸目的与作用5.1金属宽度2.5保编号描述尺寸目的与作用6.1最小焊盘大小90封装、邦定需要6.2最小焊盘边间距80防止信号之间串扰6.3最小金属覆盖焊盘6.0保证良好接触6.4焊盘外到有源区最小距离25.0提高可靠性需要Pad层的设计规则编号描述尺寸目的与作用6.1最小焊盘大小90一个反相器部分设计规则一个反相器部分设计规则电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路与系统设计模拟的依据。不同的工艺线和工艺流程，电学参数有所不同。描述内容：晶体管模型参数、各层薄层电阻、层与层间的电容等。几何设计规则是图形编辑的依据，电学设计规则是分析计算的依据。2.电学设计规则电学设计规则给出的是由具体的工艺参数抽象出的电学参数，是电路电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。压焊点离芯片内部图形的距离不应少于20µm。布线层选择，尽可能降低寄生效应。3.布线规则电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。VirtuosoLayoutEditor－版图编辑大师Cadence最精华的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能强大完备操作方便高效三.版图设计工具－VirtuosoLEVirtuosoLayoutEditor－版图编辑大师V

Virtuoso是Cadence公司后端设计的主要工具之一其包括: VirtuosoLayoutEditorVirtuosoLayoutAcceleratorVirtuosoLayoutSynthesizerVirtuosoSchematicComposerVIRTUOSOVirtuoso是Cadence公司后端设计的目标理解LayoutEditor环境学会如何使用LayoutEditor学会定制版图编辑环境版图设计工具－VirtuosoLE目标理解LayoutEditor环境学会如何使用La全层次多窗口编辑环境比较个性化的编辑环境参数化的Pcells（ParameterizedCells）Virtuoso的特点全层次多窗口编辑环境Virtuoso的特点

1）全层次，多窗口的编辑环境：virtuosolayouteditor支持在任一编辑期间或是同一设计不同面打开多样的单元或是模块，从而保证复杂设计中的一致性。

2）个性化的编辑环境：CADENCE设计框架和新的OPENACCESS数据库使的virtuosolayouteditor具有可用户定制化的编辑环境和功能。VirtuosoLayoutEditor功能特征VirtuosoLayoutEditor功能特征3）参数化的PCELLS：

所谓的Pcell

(parameterized

cell

)是一个可以让你在使用它时编辑它的参数的cell.

利用PCELLS可以减少设计录入的时间，以及设计规则的违反，减少尺寸上的错误，提供设计的自动生成，减少版图设计的任务，并提高速度。VirtuosoLayoutEditor功能特征3）参数化的PCELLS：VirtuosoLayou

一、建立自己的library,cell和viewLibrary 自己将要设计的版图所要存放的库Cell设