第三章组合逻辑电路(第一节)

第三章：组合逻辑电路逻辑电路组合逻辑电路时序逻辑电路输出只与当前各输入的状态有关而与原状态无关。输出即和当前各输入的状态有关又和原状态有关。电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。概述一、组合电路的结构：=F0（I0、I1…,In-1）=F1（I0、I1…,In-1）=F1（I0、I1…,In-1）I0I1In-1Y0Y1Ym-1组合逻辑电路二、组合逻辑电路的特点：三、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，波形图，逻辑图四、组合电路分类1.按逻辑功能不同：加法器比较器编码器译码器数据选择器和分配器只读存储器2.按开关元件不同：CMOSTTL3.按集成度不同：SSIMSILSIVLSI3.1.1组合电路的分析一、分析步骤:逻辑图逻辑表达式化简真值表说明功能分析目的：确定当输入变量取不同值时其输出状态，从而得到该电路的逻辑功能。ABS&&&&1CZ1Z2Z3ABCY000001010011ABCY10010111011111000000[例1]判断输入信号极性是否相同的电路—符合电路ABC&&≥1[例2]ABS&&&&1CZ1Z2Z3&&&&&&&&&&&&ABCDY[例3]ABCDABCDYY00000001001000110100010101100111100010011010101111001101111011111111111100000000检奇电路试分析下面两个电路的逻辑功能：=1=1=1≥1≥1A0A1A2A3Y0Y1Y2Y3&作业求补电路3.1.1组合电路的设计方法一、设计步骤：逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：1.根据因果关系确定输入、输出变量。2.状态赋值—用0

和1

表示信号的不同状态。3.根据功能要求列出真值表。根据所用元器件(分立元件或集成芯片)及门电路的情况将函数式进行化简或变换。化简或变换：

[例3.1.2]

设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。（用与非门实现）ABYC&&≥1&&

[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。&1&&&11≥1RGYZ【例】用门电路设计一个将8421BCD码转换为余3码的变换电路。ABCDE3E2E1E000000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100××××××××××××××××××××××××8421BCD码转换为余3码的电路1、裁判判定电路：举重比赛，设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，运动员的动作方为成功。2、设计一个将余3码变换成8421BCD码的组合逻

辑电路。作业3.2.1加法器一、半加器：（HalfAdder）1.半加：两个1位二进制数相加不考虑低位进位。2.表达式：3.逻辑图及符号：4.集成芯片：ΣCOSiAiBiCi二.全加器：（FullAdder）1.全加：两个1位二进制数相加，考虑低位进位。2.表达式：3.逻辑图及符号：(a)用与门、或门和非门实现(b)用与或非门和非门实现ΣCOCISiAiBiCi-1Ci国标符号&&&&&&&≥1111AiSiCiBiCi-1≥1用与门、或门和非门实现用与或非门和非门实现&≥1&≥1111CiSiAiBiCi-1用卡诺图求出非，然后再取非。1234567141312111098C661VDD2Ai2Bi

2Ci-11Ci1Si

2Si

1Ci-12Ci

1Ai1Bi

VSS74LS183VCC2Ai2Bi

2Ci-12Ci2Si

VCC2A2B2CIn

2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+14.集成全加器：TTL：74LS183CMOS：C661思考：如何用这个芯片组成两位的加法器三、加法器（Adder）实现多位二进制数相加的电路串行进位加法器并行进位加法器加法器电路简单，连接方便速度低

电路比较复杂，但速度较快1.4位串行进位加法器C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI2.超前进位加法器作加法运算时，总进位信号由输入二进制数直接产生。超前进位电路ΣS3ΣS2ΣS1ΣS0C3A3B3A2B2A1B1A0B0C0-1CICICICI74LS1823.集成加法器芯片：TTL：74LS283CMOS：CC4008P155图3.2.7三、全加器的应用例1

试用全加器构成二进制减法器。(A>B>0)如果AB均为正数，而且：A原-B原＝C原那么：当A>B时：A原+B补＝C原原理：图4–18全加器实现二进制减法电路

例2

试用全加器完成二进制的乘法功能。解以两个二进制数相乘为例。乘法算式如下：利用全加器实现二进制的乘法例3：试采用四位全加器完成8421BCD码到余3代码的转换。由于8421BCD码加0011即为余3代码，所以其转换电路就是一个加法电路，如图4-22所示。原理：转换电路3.2.2数值比较器一、1位数值比较器：Li(A>B)Gi(A=B)Mi(A<B)

1位比较器AiBi表达式：逻辑图：(a)用与门、或门和非门实现(b)用与非门和非门实现，且输出取反Ai&1&1&BiMiGiLi用与非门和非门实现二、4位数值比较器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比较输入输出A3

B3A2

B2A1

B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位数值比较器A3B3A2B2

A1B1A0B02、逻辑表达式：L=L3＋G3L2＋G3G2L1＋G3G2G1L0G＝

G3G2G1G0M=M3＋G3M2＋G3G3M1＋G3G2G1M0为了用前边的逻辑单元，将上式变成或与非的形式L＝G＋M&&1&1&&1&1&&1&1&≥1

≥1&1&1&≥1

≥1

MLGA2A1B3A3B2B1B0≥1

A04位数值比较器逻辑图3.集成数值比较器：VCCA3

B2

A2

A1

B1

A0

B0B3

A<BA=BA>B

FA>BFA=BFA<B地12345678161514131211109748574LS85TTL：VDDA3

B3

FA>B

FA<B

B0

A0

B1B2

A2

FA=BA>BA<BA=BA1VSS12345678161514131211109CC14585

C663CMOS：

C663集成比较器中的FA>B由其它两个输出确定，所以该引脚不起判断作用，只是为了让电路对称，A>B

同理也一样。

74LS85则是由各位数码直接产生输出结果。注意：用两片4位数值比较器扩展成为8位数值比较器级联输入74LS85

A<BA=BA>B74LS85

A<BA=BA>B1低位比较结果高位比较结果

FA<B

FA=B

FA>B

FA<B

FA=BFA>BB7

A7

B6

A6

B5

A5

B4

A4B3

A3

B2

A2

B1

A1

B0

A0比较输出A、用TTL门实现：B、用CMOS门实现：B7

A7

B6

A6

B5

A5

B4

A4

FA<BFA=BFA>BCC14585

A<BA=BA>BB3

A3

B2

A2

B1

A1

B0

A0

FA<BFA=BFA>BCC14585

A<BA=BA>B1低位比较结果高位比较结果1加法器比较器编码器译码器数据选择器和分配器只读存储器常见的中规模集成组合逻辑电路：掌握各电路的工作原理、设计方法以及它们对应芯片的使用方法要求：3.3.1编码器Y1I1编码器Y2YmI2In代码输出信息输入编码器框图编码：用二进制数表示文字、字符、数字等信息的过程二进制编码器二—十进制编码器分类：2n→n10→4一、二进制编码器：用n

位二进制代码对N=2n

个信号进行编码的电路（一）3位二进制编码器(8线-3线)：输入输出3位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I3I0I1I2I3I4I5I6I7编码表输入输出00000101001

11001011

101

1

1Y2

Y1

Y0一、函数式：Y2=I4

+

I5

+

I6+

I7Y1

=I2

+

I3+

I6

+

I7Y0=I1

+

I3+

I5

+

I7

I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。二、逻辑图：用或门实现用与非门实现—用或门实现—用与非门实现Y2

Y1

Y0≥1≥1≥1I7

I6

I5

I4

I3I2

I1I0

&&&Y2

Y1

Y0允许几个信号同时输入，但只对优先级别最高的进行编码。编码表（二）3位二进制优先编码器：0000000000

1001000000

101000000

10110000

110 0 000

110100

1

11001

1111

Y2Y1Y0

I7I6

I5I4

I3

I2I1

I0输出输入一、函数式：输入输出为原变量逻辑图输入输出为反变量Y2Y1Y0≥1≥1≥1&&111111111111111I7I6I5I4I3I2I1I0（三）集成8线-3线优先编码器：其中，5为输入使能端/选通端（低），14为工作状态标志端（低），15脚为选通输出端（高）。该集成电路可用于扩展。P16674LS148STI7……………I0YEXYSY2Y1Y067914432113121110515表4–874LS148的功能表STYSYEX二、二—十进制编码器：用4位二进制代码对0~9

十个信号进行编码的电路。（一）

8421BCD编码器：二-十进制编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3编码表

I0I9是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。1、表达式：2、逻辑图：（二）

8421BCD优先编码器：真值表表达式逻辑图集成芯片74LS147（三）、几种常用编码1.二-十进制编码：8421码余3码2421码5211码余3循环码右移循环码循环码（反射码或格雷码）ISO码ANSCII（ASCII）码2.其他编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器(BinaryDecoder)

输入n位二进制代码如：2线—4线译码器3线—8线译码器4线—16线译码器A0Y0A1An-1Y1Ym-1二进制译码器……输出m个信号m=2n3.3.2译码器1.3位二进制译码器(3线–8线)真值表函数式A0Y0A1A2Y1Y73位二进制译码器…00000001

000000100000010000001000000100000010000001000000100000000000010100111001011101113线-8线译码器逻辑图000—输出低电平有效工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A0001111101110101011111101111101111100111110111011111111011011011111111011111112.集成3线–8线译码器

--74LS138输入选通控制端芯片禁止工作芯片正常工作74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY73.二进制译码器的级联两片3线–8线4线-16线Y0Y7Y8Y1574LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA高位Y7A0

A1

A2

A3

74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTA低位Y710工作禁止有输出无输出1禁止工作无输出有输出07815三片3线-8线5线-24线（1）（2）（3）输出工

禁禁禁

工

禁禁禁

工00011011禁禁禁全为174LS138(1)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY0Y7Y774LS138(3)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY16Y7Y2374LS138(2)Y0Y1Y2Y3Y4Y5Y6A0A1A2STBSTCSTAY8Y7Y15A0A1A2A3A4………………1功能特点：输出端提供全部最小项电路特点：与门(原变量输出)与非门(反变量输出)4.二进制译码器的主要特点二、二-十进制译码器(Binary-CodedDecimalDecoder)将BCD

码翻译成对应的十个输出信号集成4线–10线译码器：744274LS42数码显示器件分类按材料：半导体、荧光、气体放电、液晶数码管

按形状：字形式、分段式、点阵式

三、显示译码器编码显示译码器显示器件显示原理：共阳极每字段是一只发光二极管aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低电平驱动011100011111000000000010010000100七段数字显示器：共阳极LED显示译码器真值表输

入输

出A3

A2

A1

A0abcdefg显示字形00000001001000110100010101100111100010010000001100111100100100000110100110000001001

100000000111100000000001100驱动共阳极数码管