数字逻辑与数字系统之组合逻辑电路

电子技术数字电路部分第三章组合逻辑电路1第三章组合逻辑电路§3.1概述§3.2组合逻辑电路分析§3.3利用小规模集成电路设计组合电路§3.4几种常用的中规模组件§3.5利用中规模组件设计组合电路2逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关§3.1概述3组合电路的特点=F0（I0、I1…,In-1）=F1（I0、I1…,In-1）=F1（I0、I1…,In-1）1.逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路4§3.2组合逻辑电路分析一、分析步骤逻辑图逻辑表达式化简真值表说明功能分析目的：(1)确定输入变量不同取值时功能是否满足要求；(3)得到输出函数的标准与或表达式，以便用MSI、

LSI实现；(4)得到其功能的逻辑描述，以便用于包括该电路的系统分析。(2)变换电路的结构形式(如：与或与非-与非)；5例：分析下图的逻辑功能。

&&&ABF6真值表相同为“1”不同为“0”同或门=17例：分析下图的逻辑功能。

&&&&ABF8真值表相同为“0”不同为“1”异或门=19例：分析下图的逻辑功能。

&2&3&4AMB1F=101被封锁1110&2&3&4AMB1F=010被封锁1选通电路11任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并画出逻辑电路图。分析步骤：§3.3组合逻辑电路设计

12例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表。13逻辑状态表3.画出卡诺图：14用卡诺图化简ABC0001111001ABACBC154.根据逻辑表达式画出逻辑图。&1&&ABBCF16&&&&ABCF若用与非门实现171.半加器（HalfAdder）两个

1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=Si

(和)Ci

(进位)18逻辑图曾用符号国标符号半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式192.全加器（FullAdder）两个

1位二进制数相加，考虑低位进位。

Ai+Bi

+Ci

-1(低位进位)

=Si

(和)

Ci

(向高位进位)1011---A1110---B+---低位进位100101111真值表标准与或式ABCi-1000001010011100101110111SiCiABCi-1SiCi0010100110010111---S高位进位←020卡诺图全加器（FullAdder）ABC01000111101111SiABC01000111101111Ci圈

“0

”最简与或式圈

“1

”21逻辑图(a)用与门、或门和非门实现曾用符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci&&&&&&&≥1111AiSiCiBiCi-1≥122(b)用与或非门和非门实现&≥1&≥1111CiSiAiBiCi-1233.4.1编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。编码器—把指令或状态等转换为与其对应的二进制信息代码的电路。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。（1）二进制编码器—将一般信号编为二进制代码的电路。§3.4几种常用的组合逻辑组件

24键盘编码器译码器CPU十进制BCDBCD

十进制25例：用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。26真值表27&&&F3F2F18-3译码器逻辑图28（2）二---十进制编码器将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0I9。输出：F3

F0列出状态表如下：29状态表30逻辑图略31三.优先编码器——54LS148(8线—3线优先编码器)1.功能表输入：~

，共8个输入端（脚注号码越大，优先权越高），低电平有效。输出：选通输入端——片选端使能输出端：扩展输出端：321

01111111100

00

100

1100

11100

111100

1111100

11111100

111111111111111010001000110010100111010010101101101011110输入输出330—编码器工作，允许编码。相当于片选。1—编码被禁止0—输出为优先编码代码（）。1—不满足上述条件时0—允许编码，但无编码输入（）。1—编码器输出有效（）。使能输出端片选优先编码输出端342.逻辑符号54LS1483554148的扩展用法例：用54148组成一个16线—4线优先编码器，将~16个低电平输入信号编为0000~1111共16个4位二进制代码。其中的优先权最高，的优先权最低。0000~01111000~111136•&&&&1Z3Z2Z1Z0V0V—有无编码输入的标志。373.4.2译码器译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。（1）二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号38例：2线—4线译码器39写出各输出函数表达式：

画出逻辑电路图：40集成译码器1.二进制译码器54138——3线—8线译码器4142应用例1.用74LS138组成4线—16线译码器。解：∵2N=16，N=4

即4个输入端，16个输出端

∴需2片74LS1380000~01111000~111143°°°°°°°°°°Y0Y7Y6Y2Y1....A0A1A2S1S3S274LS138(Ⅰ)°°°°°°°°°°Y8Y15Y14Y10Y9....A0A1A2S1S3S274LS138(Ⅱ)A1A0A21••A3•••0•442．构成数据分配器

数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。45用译码器设计一个“1线-8线”数据分配器46例3.用74138构成下列函数发生器F1=m(1，2，3，5)

F2=m(3，6，7)解:°°°°°°°°°°Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5CBA100°°•F1F2&&473、数字显示译码器常用的数字显示器有多种类型，

按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。1．七段数字显示器原理48共阳极每字段是一只发光二极管aebcfgdabcdefgR+5VYaA3A2A1A0+VCC+VCC显示译码器共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000—低电平驱动01110001111100000000001001000010049共阴极abcdefgR+5VYaA3A2A1A0+VCC显示译码器共阴YbYcYdYeYfYg—高电平驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd50BCD—七段显示译码器（14513）1）输入：8421BCD码，用A3A2A1A0表示（4位）。2）输出：七段显示，用Ya~Yg表示（7位）3）辅助输入端的讨论★试灯输入LT作用：检查七段显示器各字段是否能正常被点燃。A3A2A1A0=Ya~

Yg=1111111（各段均点亮）51★灭灯输入BI作用：利用此信号可以控制数码管按我们的要求进行工作或使灯熄灭。★动态灭零输入RBI作用：根据需要来熄灭显示多位数字前后不必要的零，而在显示0~9时不受影响，以提高视读的清晰度。

★动态灭零输入RBO52将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。具有无效0消隐功能的多位数码显示系统533.4.5数据选择器一、数据选择器的基本概念及工作原理

数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。54例：四选一数据选择器根据功能表，可写出输出逻辑表达式：55由逻辑表达式画出逻辑图：568选1数据选择器57二.典型应用1.数据传送1）多位数据并行输入转换成串行输出01100111YtA0D0D1D2D3D4D5D6D7°A1A2SY7415101101110可编序列信号发生器582）进行数据通信4路选择器4路分配器A1A0A1A0D0D1D2D3D0D1D2D3发送端接收端公共传输线596061623.4.3.多位加法器四位并行相加串行进位加法器B3A3CICOB2A2CICOB1A1CICOB0A0CICOC3C2C1C0S2S1S0S31.串行进位加法器63