4700V碳化硅PiN整流二极管

4700V碳化硅PiN整流二极管陈思哲;盛况【摘要】碳化硅PiN二极管是一种理想的高压二极管器件，具有高阻断电压以及高电流导通密度的特点.通过使用有限元分析的方法对器件外延层参数以及终端结构进行了仿真，提出了优化的器件原胞和终端设计.基于50pm厚、掺杂浓度为1.5x1015cm-3的N型低掺杂外延，制备了电压阻断能力达到4700V的高压碳化硅整流二极管.制备的器件具有较低的漏电流以及良好的正向导通能力，在100A/cm2的电流导通密度条件下,器件的最低正向导通压降为3.6V.为进一步研制高压大功率碳化硅二极管器件模块提供了良好的基础.【期刊名称】《电工技术学报》【年(卷)，期】2015(030)022【总页数】5页(P57-61)【关键词】4H型碳化硅;整流二极管;终端保护;少子注入【作者】陈思哲；盛况【作者单位】浙江大学电气工程学院杭州310027;浙江大学电气工程学院杭州310027【正文语种】中文【中图分类】TN311碳化硅(SiC)材料具有禁带宽度大、击穿电场高和导热率大等特点。在多种SiC同质材料中，4H型SiC(4H-SiC)的特性尤为突出。相比于硅(Si)材料，4H-SiC可以提供3.3倍于前者的热导率、2.5倍于前者的饱和电子迁移率及10倍于前者的击穿电场强度，被认为是制备高温、高频、大功率器件的理想材料［1-4］。目前，基于SiC材料的二极管器件主要以肖特基二极管为主。作为一种单极型器件，肖特基二极管具有较低的开关损耗和较高的恢复速度，成为了替代硅二极管的首选。市场上，美国Cree、日本Rohm和德国Infineon等公司已经推出了600V,1200V和1700V的SiC肖特基二极管产品，并获得了广泛的商业应用。不过，随着阻断电压的不断增加，如5000V以上，肖特基二极管导通电阻的急剧上升（约等于电压增长的2.5次方），使其在更高电压领域内的应用受到限制。与肖特基器件相比，SiCPiN二极管器件具有更大的高压应用潜力。由于少子注入交攵应的存在，SiCPiN二极管具有更大的电流导通能力和更小的比导通电阻。同时，器件的正向导通压降不依赖于外延厚度与掺杂浓度，为器件的设计提供了更多的便利。相比于穿通型肖特基器件，PiN二极管的漏电流更小，更易于实现高电压阻断。国际上针对高压SiCPiN二极管的研究已经持续了超过20年。目前，SiCPiN二极管的最高阻断电压已经达到20kV以上［5］。在10kV领域，SiCPiN已经展现了优异的导通特性，单管最大电流达到了50A［6］，而在电流密度为100A/cm2的条件下，正向导通压降仅为3.57V［7］。此外，对于4.5kV的SiCPiN器件，单芯片的电流导通能力已经上升到了180A［8］。国内目前报道的最高电压的碳化硅器件为4500V的碳化硅肖特基二极管［9］,高压SiCPiN二极管器件的报道较少，器件电压阻断能力不高［10］。本文针对4500VSiCPiN二极管进行了仿真、设计及制备。通过计算机数值仿真，本文提出了一种新型的高压器件终端结构设计。在有效的抑制器件表面电场的同时，这种结构具有良好的工艺兼容性并易于制备。基于优化的器件原胞和终端设计，本文阐述了高压SiCPiN器件的制备与测试。测试结果表明，制备的器件具有优异的正向电流导通特性及良好的电压阻断能力。1.1器件原胞外延层参数确定SiCPiN二极管的原胞结构示意图如图1所示，器件依靠在N型SiC材料注入P型杂质形成的PN结工作。与硅基二极管类似，当器件阳极电压超过SiCPN结开启电压时，P型离子注入区中的自由载流子空穴会越过PN结势垒，注入漂移区。为了保持电荷平衡，高剂量的少子注入在漂移区中形成了高浓度的电子空穴对（超过漂移区本征掺杂浓度1~2个数量级），能够显著减小漂移区电阻。在器件反向阻断时，器件阴极电极的反向偏置使得PN结空间电荷区不断扩展，而当结附近的电场强度达到材料的击穿场强时，器件发生雪崩击穿。从物理机理上来讲，雪崩击穿发生在电离系数积分等于1的时候[11]式中，an、ap分别是材料电子和空穴的碰撞电离系数，单位为cm-1;W是耗尽层厚度，单位为pmo对于4H-SiC材料，使用光子倍增测试得到的材料碰撞电离系数分别为[12]基于式（1）~式（3），使用有限元分析软件SilvacoAtlas对不同厚度和掺杂浓度4H-SiC材料击穿电压进行计算。击穿电压定义为器件仿真漏电流密度达到20mA/cm2时的阴极电压偏置。考虑到材料的外卜延缺陷，器件制备中弓1入的杂质以及小于1的终端效率，器件的实际阻断电压可能仅仅是原胞设计的70%。因此，为了得到4.5kV的阻断电压，器件原胞的理想电压阻断能力需要超过6kV。依据计算机仿真结果，确定器件漂移区厚度为50pm,掺杂浓度为1.5x1015/cm3。1.2器件终端结构仿真在高压器件的制备过程中，器件终端结构的设计至关重要。特别是对于SiC材料，由于禁带宽度较宽，SiC材料的临界电场强度为Si材料的10倍左右，达到了2.5~3MV/cm。一方面，高临界击穿电场强度为高压器件制备提供了便利；另一方面，高临界击穿电场强度也为器件表面钝化层保护以及终端设计提出了更高要求。在器件反向阻断时，由于二维及三维效应的存在，电场分布很容易在器件主结终止的地方（图1点划线标注处）发生拥挤，造成提前击穿。比如，在一维仿真中，5pm的4H-SiC材料可以承担1kV阻断电压。而在实际器件制备中，如果不使用终端结构，器件主结能够承担的击穿电压仅为理想击穿电压的40%。当器件的击穿电压达到10kV时，上述效应则更为明显，结边界处的电场集中会使得器件击穿电压仅为实际值的10%[11]。为了解决上述问题，高压器件必须采用合适的终端结构缓解电场集中，调节表面电场强度。本文采用了场限环终端结构，其结构示意图如图2所示。场限环终端结构由一系列高掺杂的P+环组成，主要的设计参数包括结深（图2中Dr），环宽（图2中Lr），以及两个高掺杂场限环的环间距（图2中Si）。其中，不同场限环的环宽（Lr）和结深相同（Dr），但环间距（Si）不同。对于SiC材料，由于离子注入深度较浅，且注入离子的扩散作用不明显，因此，场限环的结深较小，选取Dr=0.5pm。同时，综合考虑终端面积和器件制备的难易程度，确定场限环环宽Lr=3pm。而对于两个环之间的环间距Si,则需要谨慎选择。一方面，如果环间距设计得过大，相邻两个环对其间的表面电场调制作用减弱，容易引起器件的提前击穿；另一方面，如果环间距设计得过小，终端区域不能承担足够的电压，同样会影响器件的电压阻断能力。在器件设计过程中，使用了50个场限环，环宽为3pm,结深为0.5pm,最内侧环间距S1为1.0pm，并逐步向夕卜增加，每次增加0.1pm或保持不变，即Si=Si-1或Si=Si-1+0.1。经过大量的数值仿真，最终采用的终端结构设计在器件击穿时的表面电场强度和电动势分布如图3所示。通过图3可以看出，经过精细的终端结构设计，器件可以实现6kV以上的击穿电压。同时，场限环终端结构的使用将器件的表面电场强度控制在了合理的范围（V2.6MV/cm），为接下来的器件制备提供了可靠的基础。器件制备使用的夕卜延材料通过CREE公司购买，外延厚度为50pm,掺杂浓度为1.5x1015/cm3。器件阳极P型掺杂由Al离子注入形成，注入的结深为0.5pm,表层掺杂浓度为1x1020/cm3。同时，场限环终端的环注入也通过相同的工艺完成。离子注入的掩膜材料为使用等离子体化学气相沉积(PlasmaEnhancedChemicalVaporDeposition,PECVD)方法生长的厚SiO2层，并通过反应离子刻蚀(ReactiveIonEtching,RIE)以及湿法腐蚀的方法刻蚀出希望的掩膜图形。离子注入送至专业的离子注入机构完成，注入在室温下进行。离子注入后，对样片进行清洗，并在1550OC条件下进行高温退火，以激活注入离子并修复注入带来的晶格损伤。此外，为了减小高温退火可能带来的SiC表面粗糙，整个退火过程在高纯氩气(Ar)保护下进行。器件表面的钝化层由热氧生长的SiO2及PECVD生长的Si3N4组成。完成钝化层覆盖后，使用RIE设备对表面钝化层进行开孔，为接下来的金属电极制备做准备。器件表面的欧姆接触金属为Ni金属，背部的欧姆接触金属由Ti/Ni/TiW组成。完成金属溅射后，对样片在950C条件下进行退火，获得较小的欧姆接触电阻。最后，在样片正面填充绝缘材料，覆盖并图形化厚金属层作为器件阳极电极，完成器件制备。3.1击穿特性测试对制备完成的器件，使用探针台和相应的测试系统进行片上测试。器件击穿测试系统由高压源(最高输出电压为20kV)和24位电流表组成。五个不同器件的击穿特性如图4所示。从图中可以看出，除了一个器件发生了提前击穿，同时击穿特性较软外，其余器件的击穿电压均接近或超过4kV,其中，最高反向击穿电压为4.7kV。此外，在整个击穿测试过程中，器件的漏电流始终保持在较低水平，特别是在器件击穿发生之前，器件的漏电流均小于0.1mA/cm2。3.2正向导通测试器件的正向测试使用探针台和HP4155B设备进行的。室温下，不同器件的测试结果如图5所示。从图5可以看出，不同器件的正向特性保持了较好的一致性，器件的开启电压为2.7V左右。同时，在100A/cm2的正向电流密度下，器件的正向导通压降为3.6~3.8V。而施加6V的阳极电压时，器件的电流密度超过400A/cm2。图6为不同温度下，器件的正向导通特性随温度的变化情况。随着测试温度的不断提高，器件的电流导通能力迅速增强。当工作温度从25°C增加到180OC时，测试器件在6V阳极电压偏置下的正向电流密度从400A/cm2增加到了700A/cm2。而在100A/cm2的电流密度条件下，器件的导通压降从3.8V减小到3.3V，器件的导通压降呈现了负温度系数的变化趋势。3.3器件特性分析与讨论对于器件的阻断特性，不同器件的击穿电压存在一定的离散性，如图5所示。一方面，这说明目前的器件制备工艺过程中存在一定的非理想性，制备过程中杂质的引入在一定程度上影响了器件的反向阻断能力；另一方面，这与器件的终端结构有关。在低压器件（1.2kV）的制备过程中，类似的终端结构表现了优异的器件良率和工艺稳定性，但在高压领域，器件电压阻断能力的一致性却明显下降。除了设计差异外，一个显著的差别是高压器件所需的终端面积更长。比如，1.2kV4H-SiC器件所需的终端宽度为100pm左右，而4.5kV器件的终端宽度则需要400~500pm,为前者的4~5倍。相应的，高压器件的芯片面积随着有源区面积的不同可能是前者的3~10倍。同时，这种现象会随着器件阻断电压的增加而越发严重。因此，为了提高高压器件的良率和工艺稳定性，除了优化终端设计外，还必须进一步减小终端区域面积。从正向特性上来看，制备的器件具有良好的电流导通能力，不同的器件也具有较好的一致性。这得益于器件制备过程中使用的优化的离子注入、离子注入退火及欧姆接触工艺。此外，值得注意的是，对于厚度为50pm,掺杂浓度为1.5x1015/cm3的4H-SiC材料，其本征电阻率接近20mQ.cm2。而在室温条件以及4V的阳极偏置条件下，图6中所示器件的比导通电阻为6.2mQ.cm2,远小于材料的本征电阻率。这说明制备的SiCPiN二极管在正向导通时存在显著的少子注入现象。而少子注入现象以及伴随的漂移区电导调制作用使得PiN二极管具有更高的电流导通能力。此外，器件的高温特性测试表明，与SiC肖特基器件不同，SiCPiN二极管导通压降具有负温度系数，而这也是双极型器件所特有的。尽管器件的载流子迁移率会随着温度的升高而降低，但器件漂移区的少子寿命却会快速增加，增强漂移区的电导调制作用。而对于SiC器件，特别是Al掺杂的P型区域，在室温下非完全电离现象非常显著[13]。随着温度的增加，更多的空穴被电离出来，进一步提高了器件阳极的少子注入效率。本文阐述了高压4H-SiCPiN整流二极管器件的仿真、设计及制备。制备的器件具有4700V的电压阻断能力以及良好的正向导通特性。在100A/cm2电流密度下，器件的正向导通压降为3.6V。此外，本文对制备的器件在高温条件下进行了测试，测试结果表明，器件的正向导通压降具有负温度系数特性，说明器件导通时工作在双极性状态，通态压降主要由少子特性决定。本文的结果为进一步研制高压大功率碳化硅二极管器件模块提供了良好的基础。【相关文献】[1]CooperJA,AgarwalA.SiCpower-switchingdevices-thesecondelectronicsrevolution[J].ProceedingsofIEEE,2002,90(6):956-968.[2]钱照明，张军明，吕征宇，等.我国电力电子与电力传动面临的挑战与机遇[J].电工技术学报，2004,19(8):10-22.QianZhaoming,ZhangJunming,LuZhengyu,etal.ChallengeandopportunityforpowerelectronicsandelectricaldriveinChina[J].TransactionsofChinaElectrotechnicalsociety,2004,19(8):10-22.[3]盛况，郭清，张军明，等.碳化硅电力电子器件在电力系统的应用展望[J].中国电机工程学报，2012,32(30):1-7.ShengKuang,GuoQing,ZhangJunming,etal.DevelopmentandprospectofSiCpowerdevicesinpowergrid[J].ProceedingsoftheCSEE,2012,32(30):1-7.[4]徐殿国，李向荣.极限温度下的电力电子技术[J].电工技术学报，2006,21(3):15-23.XuDianguo,LiXiangrong.Powerelectronicsinextremetemperatureapplications[J].TransactionsofChinaElectrotechnicalSociety,2006,21(3):15-23.[5]NiwaH,FengG,SudaJ,etal.Breakdowncharacteristicsof12-20kVclass4H-SiCPiNdiodeswithimprovedjunctionterminationstructures[C].24thInternationalSymposiumonPowerSemiconductorDevicesandICs,2012:381-384.[6]DasMK,HullBA,RichmondJT,etal.Ultrahighpower10kV50ASiCPiNdiodes[C].17thInter-nationalSymposiumonPowerSemiconductorDevicesandICs,2005:159-162.[7]SundaresanaS,SturdevantC,MarripellyM,etal.12.9kVSiCPiNdiodeswithlowon-statedropsandhighcarrierlifetimes[J].MaterialsScienceForum,2011:949-952.[8]HullBA,DasMK,RichmondJT,etal.A180amp/4.5kV4H-SiCPiNdiodeforhighcurrentpowermodules[C].18thInternationalSymposiumonPowerSemiconductorDevicesandICs,2006:1-4.[9]黄润华，李理，陶永洪，等.4500V碳化硅肖特基二极管研究[J].固体电子学研究与进展，2013,33(3):220-223.HuangRunhua,LiLi,TaoYonghong.Researchof4.5kVSiCJBSdiode[J].ResearchandProgressofSEE,2013,