计算机控制系统主讲教师路飞山东大学网络教育学院

计算机控制系统主讲教师:路飞山东大学网络教育学院第4章过程输入输出通道接口技术

本章要点

1．多路开关、采样保持等环节的功能作用

2．模拟量输入通道的结构组成

3．8位A/D转换器ADC0809芯片及其接口电路

4.模拟量输入通道的结构组成

5．8位D/A转换器DAC0832芯片及其接口电路

4.1概述

4.2模拟量输入通道

4.38位A/D转换器及其接口技术

4.412位A/D转换器AD574A4.5模拟量输出通道

4.6

8位D/A转换器及其接口技术

4.712位D/A转换器DAC12084.8过程通道的抗干扰与可靠性设计

本章小结

思考题

本章主要内容4.1概述

本节主要介绍采样定理、采样/保持器和多路模拟开关。

4.1.1信号和采样定理

4.1.2采样/保持器

4.1.3模拟开关

4.1.432通道模拟量输入电路设计4.1.1信号和采样定理信号类型:

在计算机控制系统中常用的三种信号是:模拟（连续）信号离散模拟信号数字（离散）信号4.1.1信号和采样定理信号类型:

模拟信号采样器A/D计算机D/A保持器模拟信号信息输入信息处理信息输出时间信号连续模拟离散模拟离散数字离散数字离散模拟连续模拟图4-1计算机前后的信息转换4.1.1信号和采样定理离散系统或采样数据系统--把连续变化的量变成离散量后再进行处理的计算机控制系统。离散系统的采样形式--有周期采样、多阶采样和随机采样。应用最多的是周期采样。周期采样--就是以相同的时间间隔进行采样，即把一个连续变化的模拟信号y(t)，按一定的时间间隔T转变为在瞬时0，T，2T，…的一连串脉冲序列信号

y*(t)，如图4-2所示。采样过程的数学描述:

采样的常用术语：采样器或采样开关--执行采样动作的装置采样时间或采样宽度τ--采样开关每次闭合的时间采样周期T--采样开关每次通断的时间间隔在实际系统中，《T

，也就是说，可以近似地认为采样信号y*(t)是y(t)在采样开关闭合时的瞬时值。图4-2信号的采样过程

由经验可知，采样频率越高，采样信号

y*(t)越接近原信号y(t)，但若采样频率过高，在实时控制系统中将会把许多宝贵的时间用在采样上，从而失去了实时控制的机会。为了使采样信号y*(t)既不失真，又不会因频率太高而浪费时间，我们可依据香农采样定理。香农定理指出：为了使采样信号y*(t)能完全复现原信号y(t)，采样频率f至少要为原信号最高有效频率fmax的2倍，即f2fmax。

采样定理给出了y*(t)唯一地复现y(t)所必需的最低采样频率。实际应用中，常取f（5~10）fmax。4.1.1信号和采样定理采样定理:4.1.2采样/保持器采样/保持器的作用—在采样时,其输出能够跟随输入变化,而在保持状态时,能使其输出值不变.保持器是在两次采样的间隔时间内，一直保持采样值不变直到下一个采样时刻。它的组成原理电路与工作波性如图4-3(a)、(b)所示。

图4-3采样保持器OUTVINVtt

路电理原)a(性波作工)b(采样保持INVS/HVOUT工作方式4.1.2采样/保持器采样/保持器的工作原理采样/保持器主要由模拟开关、保持元件C、缓冲放大器组成。控制图4-4采样/保持器电路4.1.2采样/保持器采样/保持器的工作原理

当开关K闭合时，输入信号通过电阻向电容C充电，使输出跟随输入变化此时为采样状态；要求充电时间越短越好，以使电容电压迅速达到输入电压值。当开关K断开时，由于电容具有一定的容量，仍能够使输出保持不变，此时为保持状态；电容维持稳定电压的时间越长越好，电容容量的大小将决定采样/保持器的精度。4.1.2采样/保持器常用的采样/保持器

常用的采样/保持器有：AD582、AD583、LF198/298/398等采样保持器的用途：保持模拟量信号不变，以便完成A/D转换；同时采样几个模拟信号，以便进行数据处理和测量；减少D/A转换器的输出“毛刺”；把一个D/A转换器的输出分配到几个输出点，以保证输出电压的稳定性4.1.3模拟开关在用计算机进行测量和控制中，经常需要有多路和多参数的采集与控制，如果每一路单独采用各自的输入回路，会造成成本高、体积庞大等问题，因此通常采用公共的采样/保持及A/D转换电路，为实现这种设计，往往采用多路模拟开关；由于计算机的工作速度远远快于被测参数的变化，因此一台计算机系统可供几十个检测回路使用，但计算机在某一时刻只能接收一个回路的信号。所以，必须通过多路模拟开关实现多选1的操作，将多路输入信号依次地切换到后级。

目前，计算机控制系统使用的多路开关种类很多，并具有不同的功能和用途。如集成电路芯片CD4051(双向、单端、8路)、CD4052(单向、双端、4路)、AD7506(单向、单端、16路)等。所谓双向，就是该芯片既可以实现多到一的切换，也可以完成一到多的切换；而单向则只能完成多到一的切换。双端是指芯片内的一对开关同时动作，从而完成差动输入信号的切换，以满足抑制共模干扰的需要。本节主要讲解CD4051。4.1.3模拟开关4.1.3模拟开关1162153144135126117108946COM75INHVEEVSSVDD2103ABC图4-5CD4051引脚图INH为禁止端，高电平时，八个通道全部禁止；INH为低电平时，由A、B、C决定选通的通道，COM为公共端。4.1.3模拟开关输入接通通道INHCBA00000000110010200113010040101501106011171×××禁止CD4051真值表4.1.424通道模拟量输入电路设计

当采样通道多至24路时，可以将3个8路4051并联起来，组成1个24路开关。

例题3-1试用3个CD4051扩展成一个24路的模拟开关。

例题分析：图4-6给出了三个CD4051扩展为1×24路模拟开关的电路。数据总线D2~D0作为通道选择信号，D4~D3用来控制哪个CD4051被选中。如此，组成一个24路的模拟开关。VDD0VEE1A2B3C4INH5OUT6VSS7+12V-6VAIN0AIN1AIN2AIN3AIN4AIN5AIN6AIN7

VCC1D1Q2D2Q3D3Q4D4Q5D5Q6D6Q7D7Q8D8QCLKCLRGNDVDD0VEE1A2B3C4INH5OUT6VSS7+12V-6VAIN0AIN1AIN2AIN3AIN4AIN5AIN6AIN7VDD0VEE1A2B3C4INH5OUT6VSS7+12V-6VAIN0AIN1AIN2AIN3AIN4AIN5AIN6AIN7+5VD0~D7CHSEL+5VAY0BY1CY2G1Y3G2AG2BGNDA/D转换器74HC138CD405110KΩ图4-624通道模拟量输入电路74HC273假设选中AIN12通道,则通道控制字为4CHD7D6D5D4D3D2D1D0选中通道控制字1000000AIN040H1000001AIN141H1000010AIN242H1000011AIN343H1000100AIN444H1000101AIN545H1000110AIN646H1000111AIN747H1001000AIN848H1001001AIN949H1001010AIN104AH1001011AIN114BH1001100AIN124CH

1010111AIN2357H图4－1432通道模拟量输入电路

74HC13874HC273

VCC1D1Q2D2Q3D3Q4D4Q5D5Q6D6Q7D7Q8D8QCLKCLRGNDA/D转换器D0～D7CHSEL10kΩ+5VD0D1D2D3D4D5D6D7+5VAY0BY1CY2G1Y3G2AG2BGNDCD4051AIN0AIN1AIN2AIN3AIN4AIN5AIN6AIN7+12V－6VVDD

0 VEE

1 A2 B3 C4 INH5 OUT6VSS7

CD4051AIN8AIN9AIN10AIN11AIN12AIN13AIN14AIN15+12V－6VVDD0 VEE1

A2 B3 C4 INH5 OUT6 VSS7

CD4051AIN16AIN17AIN18AIN19AIN20AIN21AIN22AIN23+12V－6VVDD0 VEE

1 A2 B3 C4 INH5 OUT6 VSS7

CD4051AIN24AIN25AIN26AIN27AIN28AIN29AIN30AIN31+12V－6VVDD0 VEE1 A2 B3 C4 INH5 OUT6 VSS7

图4－15通道控制字

D7 D6D5D4 D3 D2 D1 D0

选中通道控制字 未用为0 1 0 0 0 0 0 0 AIN040H 1 0 0 0 0 0 1 AIN141H 1 0 0 0 0 1 0 AIN2 42H 1 0 0 0 0 1 1 AIN3 43H 1 0 0 0 1 0 0 AIN4 44H 1 0 0 0 1 0 1 AIN5 45H 1 0 0 0 1 1 0 AIN6 46H 1 0 0 0 1 1 1 AIN7 47H 1 0 0 1 0 0 0 AIN8 48H 1 0 0 1 0 0 1 AIN9 49H 1 0 0 1 0 1 0 AIN10 4AH 1 0 0 1 0 1 1 AIN11 4BH 1 0 0 1 1 0 0 AIN12 4CH 1 0 0 1 1 0 1 AIN13 4DH 1 0 0 1 1 1 0 AIN14 4EH 1 0 0 1 1 1 1 AIN15 4FH 1 0 1 0 0 0 0 AIN16 50H

1 0 1 0 0 0 1 AIN17 51H 1 0 1 0 0 1 0 AIN18 52H 1 0 1 0 0 1 1 AIN19 53H 0 1 0 1 0 0 0 AIN20 54H 1 0 1 0 1 0 1 AIN21 55H 1 0 1 0 1 1 0 AIN22 56H 1 0 1 0 1 1 1 AIN23 57H 1 0 1 1 0 0 0 AIN24 58H 1 0 1 1 0 0 1 AIN25 59H 1 0 1 1 0 1 0 AIN26 5AH 1 0 1 1 0 1 1 AIN27 5BH 1 0 1 1 1 0 0 AIN28 5CH 1 0 1 1 1 0 1 AIN29 5DH 1 0 1 1 1 1 0 AIN30 5EH 1 0 1 1 1 1 1 AIN31 5FH G1 C B A C B A 74HC138 CD4051 4.2模拟量输入通道

4.2.1模拟量输入通道的组成

4.2.2A/D转换器的工作原理

4.2.3量化

4.2.4A/D转换器的技术指标

模拟量输入通道的任务是把被控对象的过程参数如温度、压力、流量、液位、重量等模拟量信号转换成计算机可以接收的数字量信号。结构组成如图4-7所示，来自于工业现场传感器或变送器的多个模拟量信号首先需要进行信号调理，然后经多路模拟开关，分时切换到后级进行前置放大、采样保持和模/数转换，通过接口电路以数字量信号进入主机系统，从而完成对过程参数的巡回检测任务。4.2.1模拟量输入通道的组成

显然，该通道的核心是模/数转换器即A/D转换器，通常把模拟量输入通道称为A/D通道或AI通道。过程参数检测信号处理信号处理信号处理模拟开关放大器采样-保持A/D接口CPU总线CPU总线控制图4-7模拟量输入通道的组成4.2.2A/D转换器的工作原理

一个逐次逼近式A/D转换器是由逐次逼近寄存器SAR、D/A转换器、运算比较器、时序及控制逻辑电路、等组成。现以4位A/D转换器把模拟量9转换为二进制数1001为例，说明逐次逼近式A/D转换器的工作原理。如图4-8(a)所示。

1逐次逼近式A/D转换原理

图4-8(a)

逐位逼近式A/D转换原理图

时序及控制逻辑SARD/A转换比较器数字量输出基准电压VxVC转换命令状态线

当启动信号作用后，时钟信号在控制逻辑作用下，首先使寄存器的最高位D31，其余为0，此数字量1000经D/A转换器转换成模拟电压即VC

8，送到比较器输入端与被转换的模拟量Vx=9进行比较，控制逻辑根据比较器的输出进行判断。当Vx

VC

，则保留D3=1；再对下一位D2进行比较，同样先使D21，与上一位D3位一起即1100进入D/A转换器，转换为

VC

12再进入比较器，与Vx

9比较，因

Vx

VC

，则使D20；再下一位D1位也是如此，D11即1010，经D/A转换为

VC=10，再与Vx

9比较，因

Vx

VC

，则使D10；最后一位D01-即1001经D/A转换为

VC

9，再与

Vx

9比较，因

Vx

VC

，保留D01。比较完毕，寄存器中的数字量1001即为模拟量9的转换结果，存在输出锁存器中等待输出。逐次逼近式A/D转换器的优点:精度高;转换速度较快;转换时间固定。因而特别适合于计算机数据采集系统和控制系统的模拟量输入通道。缺点：抗干扰能力弱，信号变化率较高时，会产生较大的线性误差。2双积分式A/D转换原理该方法的基础是测量两个时间：一个是模拟输入电压向电容充电的固定时间；另一个是在已知参考电压下放电所需要的时间。模拟输入电压与参考电压的比值就等于上述两个时间值之比。4.2.2A/D转换器的工作原理时钟控制逻辑计数器转换开始数字量输出转换结束基准电压输入模拟电压VX积分器比较器

图4-8(b)

双积分式A/D转换器组成框图

图4-8(c)

双积分式A/D转换器原理图

积分输出0tABT固定积分时间T1正比于输入电压T2优点：消除干扰和电源噪声的能力强，精度高；缺点：转换速度慢；在信号变化缓慢，模拟量输入速率要求较低，转换精度要求较高且现场干扰比较严重的情况下，有时可以采用这种A/D转换器。4.2.3量化量化与量化误差将时间连续、幅值连续的模拟量转换为以二进制数码表示的数字量过程是一个采样和量化的过程。

量化：用有限字长的一组数码和二进制数码去整量化或逼近时间离散幅值连续的采样信号。

对n位字长的A/D转换器，若满度（满量程）输入的模拟量值表示为FSR，则量化单位q：

q=FSR/2n

量化误差：由量化引起的误差，表征为4.2.3量化编码在计算机控制系统中使用的编码形式有多种。选用不同的编码形式，不仅影响到A/D转换器的结构和性能，而且影响到处理这一数字量时的编码变换操作。常用的编码有：

单极性编码：最常用的单极性编码是二进制数码。双极性编码：常用的双极性编码有：符号-数值码；偏移二进制码；补码表示法。（1）分辨率分辨率是指A/D转换器对微小输入信号变化的敏感程度。分辨率越高，转换时对输入量微小变化的反应越灵敏。通常用数字量的位数来表示，如8位、10位、12位等。分辨率为n，表示它可以对满刻度的1/2n的变化量作出反应。即：分辨率=满刻度值/2n

4.2.4A/D转换器的技术指标

（2）转换精度

A/D转换器的转换精度可以用绝对误差和相对误差来表示。所谓绝对误差，是指对应于一个给定数字量A/D转换器的误差，其误差的大小由实际模拟量输入值和理论值之差来度量。绝对误差包括增益误差，零点误差和非线性误差等。相对误差是指绝对误差与满刻度值之比，一般用百分数来表示，对A/D转换器常用最低有效值的位数LSB（LeastSignificantBit)来表示:

1LSB=1／2n

。4.2.4A/D转换器的技术指标

例如，对于一个8位0~

5V的A/D转换器，如果其相对误差为±1LSB，则其绝对误差为±19.5mV，相对百分误差为0.39％。一般来说，位数n越大，其相对误差（或绝对误差）越小。（3）转换时间

A/D转换器完成一次转换所需的时间称为转换时间。如逐位逼近式A/D转换器的转换时间为微秒级，典型值为1.0~

200us；双积分式A/D转换器的转换时间为毫秒级。

4.2.4A/D转换器的技术指标4.2.4A/D转换器的技术指标（4）电源灵敏度：用相当于同样变化的模拟输入值的百分数表示；（5）对基准电源的要求：基准电源的精度将对整个系统的精度产生影响，因此在选片时应考虑是否外加精密参考电源等。

4.38位A/D转换器及其接口电路主要知识点

1、ADC0809芯片介绍

2．ADC0809接口电路

3.8位A/D转换器的程序设计4.3.1ADC0809芯片介绍1、ADC0809芯片介绍

8位逐位逼近式A/D转换器分辨率为1/28≈0.39%

模拟电压转换范围是0-+5V

标准转换时间为100s

采用28脚双立直插式封装图4-9ADC0809内部结构及引脚各引脚功能如下：

IN0～IN7：8路模拟量输入端。允许8路模拟量分时输入，共用一个A/D转换器。ALE：地址锁存允许信号，输入，高电平有效。上升沿时锁存3位通道选择信号。A、B、C：3位地址线即模拟量通道选择线。ALE为高电平时，地址译码与对应通道选择见表3-2。START：启动A/D转换信号，输入，高电平有效。上升沿时将转换器内部清零，下降沿时启动A/D转换。EOC：转换结束信号，输出，高电平有效。OE：输出允许信号，输入，高电平有效。该信号用来打开三态输出缓冲器，将A/D转换得到的8位数字量送到数据总线上。D0～D7：8位数字量输出。D0为最低位，D7为最高位。由于有三态输出锁存，可与主机数据总线直接相连。CLOCK：外部时钟脉冲输入端。当脉冲频率为640kHz时，A/D转换时间为100s。VREF(+)，VREF(-)：基准电压源正、负端。取决于被转换的模拟电压范围，通常VREF(+)=5VDC，VREF(-)=0VDC。Vcc：工作电源，5VDC。GND：电源地。

被选通道和地址的关系CBA选中通道000IN0001IN1010IN2011IN3100IN4101IN5110IN6111IN7ADC0809的内部转换时序图4-10ADC0809的转换时序ALEC.B.ASTARTEOCOEDO7~DO0

其转换过程表述如下：首先ALE的上升沿将地址代码锁存、译码后选通模拟开关中的某一路，使该路模拟量进入到A/D转换器中。同时START的上升沿将转换器内部清零，下降沿起动A/D转换，即在时钟的作用下，逐位逼近过程开始，转换结束信号EOC即变为低电平。当转换结束后，EOC恢复高电平，CPU可以用查询方式或中断方式判断A/D转换过程是否结束。此时，如果对输出允许OE输入一高电平命令，则可读出数据。OE为低电平时，数据输出线为高阻态。4.3.2ADC0809的接口电路

A/D转换器的接口电路主要是解决主机如何分时采集多路模拟量输入信号的，即主机如何启动A/D转换，如何判断A/D完成一次模数转换，如何读入并存放转换结果的。ADC0809与CPU的接口可以采用如下方式:直接方式通过8255通过三态缓冲器本节重点介绍直接连接方式。1直接连接

当A/D转换器具有三态输出锁存缓冲器时,可以直接与CPU相连。其连接电路如图4-11所示。

VIN0~

VIN7为8路0~

5V的模拟量输入，8088CPU的地址线A15~

A3经过译码器译码产生片选信号CS，CS与控制信号线IOW逻辑组合接至ADC0809的START和ALE引脚，在8088CPU低3位地址线A2~

A0的配合下，用于选择某一模拟量输入通道，并启动A/D转换，当A/D转换结束后，发出转换结束信号EOC，通过8259A中断控制器向8088CPU申请中断。片选信号CS和控制信号IOR相组合接至ADC0809的输出允许信号OE端，在中断服务程序中读取A/D转换结果。图4-11A/D转换器ADC0809与CPU直接连接电路ADDAIN0ADDBIN1ADDCIN7OE

VREF(+)STARTVCCALED7~D0VREF(-)EOCGNDCLK640kHz8259A≥1≥1译码器A0

A1A2

IOR

A15-A3IOW

D7~D0

INTR8088CPUADC0809CS74HC022A/D转换器硬件接口注意问题（1）数字输出的方式

A/D转换器的输出有两种方式：具有可控的三态门：输出线允许与微机系统的数据总线直接相连，在转换结束后，利用读信号控制三态门，将数据送上总线；数据输出寄存器不具备可控的三态门电路：输出线不允许与CPU直接相连，必须通过I/O通道与CPU交换信息。2A/D转换器硬件接口注意问题（2）片选、启动及读写信号的设置以上信号主要由三-八译码器的通道号及微处理器的IOR、IOW等信号经适当的逻辑电路连接而成（3）时钟CLK的产生使用转换器内部时钟用外接电阻电容产生由定时电路供给（4）参考电平4.3.38位A/D转换器的程序设计

根据A/D转换器与CPU连接方式以及控制系统本身要求的不同，实现A/D转换所需要的软件也不同。常用的控制方式有：程序查询方式定时采样方式中断方式

（1）程序查询方式

程序查询方式首先由CPU向A/D转换器发出启动脉冲,然后读取转换结束信号，根据转换结束信号的状态,判断A/D转换是否结束,如结束,可以读取A/D转换结果,否则再继续查询,直至A/D转换结束。特点：程序设计简单，可靠性高，但实时性差。（2）定时采样方式

定时采样方式是向A/D发出启动脉冲后，先进行软件延时，延时时间取决于A/D转换器完成A/D转换所需要的时间（ADC0809为100s），经延时后可以读取数据。特点：为了确保转换完成，经常要延长延时时间，因此转换速度慢，应用较少。（3）中断方式

CPU启动A/D转换后，即可转而处理其它事情。一旦A/D转换结束，由A/D转换器发出一转换结束信号到8088CPU的INTR引脚，CPU响应中断后，便读入数据。特点：CPU与A/D转换器并行工作，效率高。在多回路数据采集系统中常采用该方式。A/D转换采用什么方式，要视具体情况而定。4.412位A/D转换器AD574A主要知识点

1AD574A芯片介绍

2AD574A接口电路

8位A/D转换器的分辨率约为0.0039，转换精度在0.4％以下,这对一些精度要求比较高的控制系统而言是不够的，因此要采用更多位的A/D转换器，如10位、12位、14位等A/D转换器。下面以AD574A为例介绍12位A/D转换器及其接口电路。4.4.1AD574A芯片介绍1．AD574A芯片介绍AD574A是一种高性能的12位逐位逼近式A/D转换器分辨率为1/212=0.024%转换时间为25μs,适合于在高精度快速采样系统中使用内部结构大体与ADC0809类似，由12位A/D转换器、控制逻辑、三态输出锁存缓冲器与10V基准电压源构成，可以直接与主机数据总线连接，但只能输入一路模拟量AD574A也采用28脚双列直插式封装

图4-12AD574A原理框图及引脚各引脚功能如下：Vcc：工作电源正端，+12VDC或+15VDC。VEE：工作电源负端，12VDC或15VDC。VL：逻辑电源端，+5VDC。虽然使用的工作电源为12VDC或15VDC，但数字量输出及控制信号的逻辑电平仍可直接与TTL兼容。DGND，AGND：数字地，模拟地。REFOUT：基准电压源输出端，芯片内部基准电压源为+10.00V1％。REFIN：基准电压源输入端，如果REFOUT通过电阻接至REFIN，则可用来调量程。

：转换结束信号，高电平表示正在转换，低电平表示已转换完毕。

DB0-DB11：12位输出数据线，三态输出锁存，可与主机数据线直接相连。

CE：片能用信号，输入，高电平有效。：片选信号，输入，低电平有效。

R/：读/转换信号，输入，高电平为读A/D转换数据，低电平为启动A/D转换。12/：数据输出方式选择信号，输入，高电平时输出12位数据，低电平时与A0信号配合输出高8位或低4位数据。12/不能用TTL电平控制，必须直接接至+5V(引脚1)或数字地(引脚15)。A0：字节信号，在转换状态，A0为低电平可使AD574A产生12位转换，A0为高电平可使AD574A产生8位转换。在读数状态，如果12/为低电平，A0为低电平时，则输出高8位数，而A0为高电平时，则输出低4位数；如果12/为高电平，则A0的状态不起作用。CE、、R/、12/、A0各控制信号的组合作用，见下表。注：×表示1或0都可以。

10VIN，20VIN，BIPOFF：模拟电压信号输入端。单极性应用时，将BIPOFF接0V，双极性时接10V。量程可以是10V，也可以是20V。输入信号在10V范围内变化时，将输入信号接至10VIN；在20V范围内变化时，接至20VIN。模拟输入信号的几种接法如表3-3所示，相应电路如图3-18所示。模拟输入信号的几种接法图4-13AD574A的输入信号连接方法

4.4.2.AD574A接口电路

12位A/D转换器AD574A与PC总线的接口有多种方式。既可以与PC总线的16位数据总线直接相连，构成简单的12位数据采集系统；也可以只占用PC总线的低8位数据总线，将转换后的12位数字量分两次读入主机，以节省硬件投入。

A0A1A15~A2D0D1D2D3D4D5D6D7

RDWRP07R/CVLA0VCCCSVEEDB4DGDB5AGDB6DB7REFINDB8REFOUTDB9BIPOFFDB10DB1110INDB020INDB1DB2DB3CE12/8STS译码器＆+5V+10V-15V-5V~+5V-10V~+10V100Ω100Ω1F20H80C196AD574A图4-14AD574A与80C196CPU的接口电路4.4.2.AD574A接口电路

在AD574A转换器片内有时钟,故无需外加时钟信号。该电路采用双极性输入方式,可以对±5V或±10V模拟信号进行转换。当AD574A与80C196CPU接口时,由于AD574A输出12位数码,所以当CPU读取转换结果时,需要分2次进行:先高8位,后低4位。由A0=0或A0=1来分别读取高8位或低4位。4.4.2.AD574A接口电路

在AD574A转换器与PC总线之间的数据传送上也可以使用程序查询、软件定时或中断控制等多种方法。由于AD574A的转换速度很高，一般多采用查询或定时方式。4.4.2.AD574A接口电路

若采用查询方式，则将转换结束状态线STS与CPU的某一I/O口相连接。当80C196CPU执行对外部数据存储器的写指令，使CE=1，CS=0，R/C=0，A0=0时，便启动转换。然后80C196CPU不断查询STS的状态，当STS=0时，表示转换结束，80C196CPU通过两次读外部数据存储器操作，读取12位的转换结果数据。当CE=1，CS=0，R/C=1，A0=0时，读取高8位，CE=1，CS=0，R/C=1，A0=1时，读取低4位。4.5模拟量输出通道主要知识点

1．模拟量输出通道的组成

2.D/A转换器的工作原理

3.D/A转换器的技术指标4.5.1模拟量输出通道的组成模拟量输出通道的任务--把计算机处理后的数字量信号转换成模拟量电压或电流信号，去驱动相应的执行器，从而达到控制的目的;模拟量输出通道(称为D/A通道)构成--一般是由接口电路、数/模转换器(简称D/A或DAC)和电压/电流变换器等;模拟量输出通道基本构成—一个通道设置一片D/A结构（图4-14(a)）和多通道共享一片D/A结构（图中4-14(b)）

图4-14(a)

一个通道设置一片D/A结构特点：1、一路输出通道使用一个D/A转换器

2、结构简单，转换速度快，工作可靠，精度较高、

通道独立

3、缺点是所需D/A转换器芯片较多接口电路通道1通道nD/AD/A计算机（b）多个通道共享一片D/A结构图4-14特点：1、多路输出通道共用一个D/A转换器

2、每一路通道都配有一个采样保持放大器

3、节省D/A转换器，但电路复杂，精度差，可靠低、占用主机时间接口电路通道1通道nD/A多路开关采样保持器采样保持器计算机4.5.2D/A转换器的工作原理

D/A转换器有串行和并行两种，本书仅介绍并行D/A转换器的工作原理。并行D/A转换器由四部分组成:电子开关S1~

Sn、电阻网络、放大器A、标准电压VB。每一位二进制数接一个电子开关，并用二进制数控制电子开关。当Di=1时，标准电压接入电阻网络，当Di=0时，开关断开。电阻网络把标准电压转换成相应的电流，并将其求和放大输出。4.5.2D/A转换器的工作原理

D/A转换器根据电阻网络的不同，可以分成权电阻译码D/A转换器、T型网络D/A转换器以及变形权电阻译码D/A转换器等。本书以权电阻译码D/A转换器为例，说明并行D/A转换器的工作原理。权电阻数/模转换就是将某一数字量的二进制代码各位按它的“权”的数值转换成相应的电流，然后再把代表各位数值的电流加起来。“权”越大，电阻值越小。VOUT-+ARfVBS720RS621RS522RS423RS324RS225RS126RS027RD7D6D5D4D3D2D1D02021222324252627图4-15权电阻D/A转换器4.5.2D/A转换器的工作原理

8位的权电阻D/A转换器的原理框图如图4-15所示。图4-15是一个线性电阻网络，可以应用叠加原理来分析网络的输出电压，即先逐个求出每个开关单独接通标准电压，而其余开关均接地时网络的输出电流分量，然后将所有接标准电压开关的输出分量相加，就可以得到总的输出电压。Di=0时，Si接地；Di=1时，Si接VB。可以得到简化的电路图。图4-16权电阻D/A转换器简化电路VOUT-+ARf20R21R22R23R24R25R26R27RV0V1V2V3V4V5V6V74.5.2D/A转换器的工作原理

图4-16中：

V0=a7.VBV1=a6.VBV2=a5.VBV3=a4.VBV4=a3.VBV5=a2.VB

V6=a1.VBV7=a0.VBa0,

a1,…

a7=0或1当R=2Rf时，代入上式得：4.5.3D/A转换器的技术指标

D/A转换器性能指标是衡量芯片质量的重要参数，也是选用D/A芯片型号的依据。主要性能指标有：

（1）分辨率（2）稳定时间（3）输出电平（4）输入编码（1）分辨率

分辨率--是指D/A转换器能分辨的最小输出模拟增量，即当输入数字发生单位数码变化时所对应输出模拟量的变化量，它取决于能转换的二进制位数，数字量位数越多，分辨率也就越高。其分辨率与二进制位数n呈下列关系：分辨率=满刻度值/（2n-1）=VREF/2n（2）稳定时间

稳定时间--是描述D/A转换速度快慢的一个参数，指D/A转换器中代码有满刻度值的变化时，其输出达到稳定（一般稳定到与±1/2最低位值相当的模拟量范围内）所需的时间。一般为几十毫秒到几微秒。（3）输出电平

不同型号的D/A转换器的输出电平相差较大，一般为5~10V，一些高压输出型的为24~30V。

还有一些为电流输出型。（4）输入编码

如二进制、BCD码、补码等。必要时可以在D/A转换前用计算机进行代码转换。

4.68位D/A转换器及其接口技术主要知识点

1．DAC0832介绍

2.8位D/A转换器与CPU的接口4.6.1DAC0832芯片介绍一个8位D/A转换器电流输出方式稳定时间为1μs

采用20脚双立直插式封装同系列芯片还有DAC0830、DAC0831图4-17DAC0832原理图D7D6D5D4D3D2D1D0ILECS1RW2RWXFER当LE=1时,输出数据随输入变化。LE(2)AGND1TUOI2TUOIRfbVREFDGNDCCV

8位输入

寄存器

8位DAC寄存器

8位D/A

转换器当LE=0时,输出数据被锁存。LE(1)4.6.1DAC0832芯片介绍DAC0832的内部，具有双输入数据缓冲器和一个R-2RT型电阻网络。原理图如图4-17所示。为寄存命令。当=1时，寄存器的输出随输入变化，当=0时，数据被锁存在寄存器中。逻辑表达式为：当，时，，允许数据输入，而当时，，则数据被锁存。能否进行D/A转换，除了取决于以外，还取决于。当和均为低电平时，此时允许D/A转换，否则，将停止D/A转换。4.6.1DAC0832芯片介绍

在使用DAC0832时，可以采用双缓冲方式（两级输入锁存），也可以采用单缓冲方式（只用一级输入锁存，另一级始终直通），或者接成完全直通的形式。4.6.1DAC0832芯片介绍

DAC0832引脚功能D7~D0：数字输入量，其中D0为最低有效位LSB，D7为最高有效位MSB。CS：片选信号，低电平有效。ILE：输入允许锁存信号，高电平有效。WR1：写信号1，低电平有效。当ILE、WR1和CS同时有效时，才能将锁存器中的数据进行更新，以上三个控制信号构成第一级输入锁存。

WR2：写信号2，低电平有效。XFER：传送控制信号，低电平有效。与WR2构成二级锁存。IOUT1：DAC电流输出端1，一般作为运算放大器差动输入信号之一。IOUT2：DAC电流输出端2，一般作为运算放大器另一个差动输入信号。

Rfb：反馈电阻，为外部运算放大器提供一个反馈电压。

VREF：基准电压源端，输入线。

VCC：数字电路供电电压。

AGND：模拟地。

DGND：数字地。4.6.28位D/A转换器与CPU的接口

8位D/A转换器与CPU的接口可以采用如下方式:直接连接方式通过可编程并行口8255通过锁存器连接

本节重点介绍直接连接方式。4.6.28位D/A转换器与CPU的接口通过锁存器连接

如果D/A转换器本身没有锁存器，在D/A转换器与CPU之间必须加一个锁存器，如:74HC273。

锁存器的用途：锁存器的选通脉冲作为DACI/O口地址选通信号，当选通信号正跳变时，锁存器D输入端的信号被送到Q输出端，再加到D/A转换器的8位数据线上，以便进行D/A转换；当选通信号为低电平，输出Q端保持D端送入的数据，以便维持D/A转换。4.6.28位D/A转换器与CPU的接口通过8255A连接

如果D/A转换器本身没有锁存器或有锁存器，但为了控制灵活、方便，通常用8255A并行接口将CPU与D/A转换器连接起来。比如将8255A的A口和C口设置为输出口，A口用来向D/A转换器传送数据，C口用来控制D/A转换。4.6.28位D/A转换器与CPU的接口与CPU直接连接

为了节省硬件，对于带有锁存器的D/A转换器，可以采用直接连接方式。如图4-18所示的DAC0832与8088CPU的连接。图中，WR2和XFER接成低电平，所以该电路属于单缓冲锁存器接法。当执行OUT指令时，CS和WR1为低电平，CPU的数据打入DAC0832的8位输入锁存器，再经过8位DAC缓冲器送入D/A转换网络进行转换。图4-18DAC0832与CPU直接连接8088CPUDAC0832D7~D0A9~A2A1A0IOWGND译码器≥1≥1D7~D0ILE

VCCCSVREF

RfbWR1WR2IOUT1IOUT2XFERDGNDGNDAR+5V+-Y0VOUT4.712位D/A转换器DAC1208主要知识点

1．DAC1208介绍

2.DAC1208与CPU的接口4.7.1DAC1208芯片介绍一个12位D/A转换器电流输出方式与微处理器完全兼容采用24脚双立直插式封装同系列芯片还有DAC1209、DAC1210D8QD位QD输QD入QD锁QD存QD器QDQDQDQDQD12QD位QDDACQD寄QD存Q器DQDQDQDQMSB

12

位

乘

法

DAC

LSB4位输入寄存器＆＆＆LELELEVREFIOUT2IOUT1RFBVCCAGNDDGND若LE=1，Q输出跟随D输入若LE=0，Q输出被锁存WR2XFERWR1CSBYTE1/BYTE2DI11DI9DI10DI8DI7DI6DI5DI4DI3DI2DI1DI0151617181920456789231221221014131124312图4-19DAC1208的内部结构与引脚分布4.7.1DAC1208芯片介绍

DAC1208引脚功能DI11~D0：12位数字输入量。CS：片选信号，低电平有效。BYTE1/BYTE2：字节顺序控制信号，为高电平时，开启8位和4位两个锁存器，将12位全部输入锁存器；为低电平时，开启4位锁存器。WR1：写信号1，低电平有效。

WR2：写信号2，低电平有效。该信号与XFER相结合，当二者同时为低电平时，把锁存器中的数据输入DAC寄存器，当WR2为高电平时，DAC寄存器中的数据被锁存起来。XFER：传送控制信号，低电平有效。与WR2结合，用于将输入锁存器中的12位数据送至DAC寄存器。IOUT1：DAC电流输出端1。IOUT2：DAC电流输出端2。

RFB：反馈电阻输入。

VREF：参考电压输入。

VCC：电源电压。

AGND：模拟地。

DGND：数字地。4.7.2DAC1208与CPU的接口硬件电路设计

着重考虑DAC1208的输入控制线。CS和WR1用来控制输入寄存器，XFER和WR2用来控制DAC寄存器。

BYTE1/BYTE2用来区分8位输入寄存器和4位输入寄存器。该信号为1时，选中8位输入寄存器，为0时，选中4位寄存器。因此两个输入寄存器可以接同一条译码器输出（接到CS端）。可以用一条地址线A0来控制BYTE1/BYTE2，用两条译码器输出线控制CS和XFER。因此一片DAC1208只占用三个RAM单元。4.7.2DAC1208与CPU的接口硬件电路设计

DAC1208系列的D/A转换器的工作采用双缓冲方式。送入数据时，要先送12位数据中的高8位数据DI4~DI11，然后再送入低4位数据DI0~DI3，不能按相反的顺序传送。单缓冲方式不合适，在12位数据不是一次送入的情况下，边传送边转换会使输出产生错误的瞬间毛刺。

D0D1D2D3D4D5D6D7WRA13A14A15A0DI4DI5DI6RFBDI7DI8DI9DI10IOUT1DI11IOUT2DI0DI1DI2DI3WR1WR2CSXFERVREFBYTE1/BYTE2AGNDDGNDABY2CY3AD58110V2.5KΩVOUTLF356-+A2RP21KΩ910KΩ20pF-+A1LF356R15KΩR310KΩ10KΩR125KΩRP1VOUT1I1I280C196DAC1208图4-20DAC1208与80C196的接口电路运放A1的作用是进行电流电压转换，运放A2的作用是将A1的输出VOUT1变为双极性输出（-10V~+10V）。A2的反相输入端通过电阻作用R1与参考电压VREF相连，VREF经R1向A2提供一个偏流I1

，其电流方向与I2相反，因此，运放A2的输入电流为I1与I2的代数和。图中：代入R1，R2，R3，VOUT1之值，则有：当D=0时，VOUT=-VREF当D=2048时，VOUT=0当D=4095时，VOUT=+VREF实现了双极性的转换。4.7.2DAC1208与CPU的接口程序设计

设12位数字量存放在外部RAM的两个单元，DIGIT和DIGIT+1单元。12位数的高8位在DIGIT单元，低4位在DIGIT+1单元的低4位。程序设计如下：转换程序

DAC：MOVDX，4001HMOVAL，[DIGIT]OUTDX，AL；送高8位数据

DECDXMOVAL，[DIGIT+1]OUTDX，AL；送低4位数据

MOVDX，6000HOUTDX，AL；完成12位数据转换4.8过程通道的抗干扰与可靠性设计主要知识点

1．干扰的分类

2.抗串模、共模干扰的措施

计算机控制系统的被控变量分布在生产现场的各个角落，因而计算机是处于干扰频繁的恶劣环境中，干扰是有用信号以外的噪声，这些干扰会影响系统的测控精度，降低系统的可靠性，甚至导致系统的运行混乱，造成生产事故。但干扰是客观存在的，所以，人们必须研究干扰，以采取相应的抗干扰措施。干扰的来源是多方面的，有时甚至是错综复杂的。干扰有的来自外部，有的来自内部。外部干扰由使用条件和外部环境因素决定。外部干扰环境如图4-21所示：有天电干扰，如雷电或大气电离作用以及其他气象引起的干扰电波；天体干扰，如太阳或其他星球辐射的电磁波；电气设备的干扰，如广播电台或通讯发射台发出的电磁波，动力机械、高频炉、电焊机等都会产生干扰；此外，荧光灯、开关、电流断路器、过载继电器、指示灯等具有瞬变过程的设备也会产生较大的干扰；来自电源的工频干扰也可视为外部干扰。高压电缆闪电雷达、电台等天线发射

微机控制系统地电位波动电机、电焊机等大用电设备引入噪声交流动力线

图4-21

外部干扰环境内部干扰则是由系统的结构布局、制造工艺所引入的。内部干扰环境如图4-22所示，有分布电容、分布电感引起的耦合感应，电磁场辐射感应，长线传输造成的波反射；多点接地造成的电位差引入的干扰；装置及设备中各种寄生振荡引入的干扰以及热噪声、闪变噪声、尖峰噪声等引入的干扰；甚至元器件产生的噪声等。

图4-22内部干扰环境4.8.1干扰的分类按干扰产生的原因分类

（1）放电干扰（2）高频振荡干扰（3）浪涌干扰4.8.1干扰的分类按干扰传导模式分类

（1）串模干扰指叠加在被测信号上的干扰噪声。被测信号指有用的直流信号或者变化缓慢的交变信号，干扰噪声指无用的变化较快的杂乱交变信号。

USUnA/D转换器信号源图4-23(a)串模干扰形式1USUnA/D转换器信号源干扰源图4-23(b)串模干扰形式24.8.1干扰的分类按干扰传导模式分类

（2）共模干扰共模干扰是指计算机控制系统输入通道中信号放大器两个输入端上共有的干扰电压，可以是直流电压，也可以是交流电压，其幅值达几伏甚至更高，这取决于现场产生干扰的环境条件和计算机等设备的接地情况。

在计算机控制系统中一般都用较长的导线把现场中的传感器或执行器引入至计算机系统的输入通道或输出通道中，这类信号传输线通常长达几十米以至上百米，这样，现场信号的参考接地点与计算机系统输入或输出通道的参考接地点之间存在一个电位差Ucm。这个Ucm是加在放大器输入端上共有的干扰电压，故称共模干扰电压。

USA/D转换器图4-24共模干扰示意图计算机被测信号源Ucm4.8.1干扰的分类按干扰波形及性质分类

（1）持续正弦波（2）偶发脉冲电压波形（3）脉冲序列

4.8.2抗干扰的硬件措施干扰对控制系统的作用可以分为以下部位：（1）输入系统（2）输出系统（3）控制系统的内核

成功的抗干扰系统是由硬件和软件相结合构成的。硬件抗干扰效率高，但增加系统的投资和设备体积，软件抗干扰投资低，但降低系统的工作效率。4.8.2抗干扰的硬件措施抗串模干扰的措施

串模干扰通常