CMOS模拟集成电路设计ch图实用

会计学1CMOS模拟集成电路设计ch图实用2023/1/172提纲1、概述2、模拟电路的版图技术3、衬底耦合第1页/共22页2023/1/1731、概述版图设计规则：最小宽度、间距、包围、延伸latchup、ESD、天线效应第2页/共22页2023/1/1742、模拟电路的版图技术2.1叉指晶体管设计时，栅电阻应小于其跨导的倒数；低噪中，栅电阻是1/gm的1/5到1/10叉指数N↑→CP↑第3页/共22页2023/1/1752.2对称性第4页/共22页2023/1/1762.2对称性（续）第5页/共22页2023/1/1772.2对称性（续）第6页/共22页2023/1/1782.3参考源的分布第7页/共22页2023/1/1792.3参考源的分布（续）减小失配第8页/共22页2023/1/17102.4无源器件电阻第9页/共22页2023/1/17112.4无源器件（续）电阻NWELL电阻第10页/共22页2023/1/17122.4无源器件（续）电阻工艺导致的变化±20%~±30%LayerR/[W/)TCppm/°C25°CVC[ppm/V]BC[ppm/V]N+poly30-8005050P+poly302005050N+diff701500500-500P+diff1001600500-500N-well1000-15002000030000第11页/共22页2023/1/17132.4无源器件（续）电容TypeCapa.[aF/mm2]VC[ppm/V]TC[ppm/°C]Gate5300hugebigPoly-poly(option)10001025Metal-metal502030Metal-substrate30~40Metal-poly50~60Poly-substrate120Junctioncapacitors~1000bigbig工艺导致的变化±5%~±20%第12页/共22页2023/1/17142.4无源器件（续）电感SWDP-siliconSubstrateOxideVia2M2M3片上螺旋电感:D:直径W:线宽S:间距N:圈数参数:D,决定于面积约束.W,S和N根据优化以下参数得到DesiredinductanceLHighqualityfactorQHighself-resonantfrequencyfSR

第13页/共22页2023/1/17152.4无源器件（续）电感D:直径:D–Qbutfsrasparasiticcapacitancebetweensubstrateandthespiralincreases.AgooddesignusuallyhasD<200mmW:线宽Medalwidthshouldbeaswideaspossible.W

–QasRs

However,W>Wopt,skineffectsappearinmetaltraces,increasingRs.Agooddesignuses10mm<W<20mmS:间距Spacingshouldbeassmallaspossible.S

–L↓asmutualinductancedecreases.UseminimummetalspacinginthetechnologyN:圈数Useavaluethatgivesalayoutconvenienttoworkotherpartsofcircuits第14页/共22页2023/1/17162.5连线利用差动信号将串扰转换成共模干扰屏蔽电压降第15页/共22页2023/1/1717第16页/共22页2023/1/17183、衬底耦合衬底耦合效应第17页/共22页2023/1/1719减小衬底耦合效应的措施采样差动电路形式数字信号与时钟以互补形式分布采样更精确的工作模式，如信号采样与衬底相连的内引线的电感最小保护环第18页/共22页2023/1/1720减小衬底耦合效应的措施地反射由于电路的瞬间大电流，造成相对于“外部地”的衬底电压反射因此，衬底与芯片内部的“地”连接到一起连接到外部，并且模拟与数字分开第19页/共22页2023/1/1721减小衬底耦合效应的措施地反射（续）衬底应与那个“地”