CMOS模拟集成电路设计-电流镜实用

会计学1CMOS模拟集成电路设计—电流镜实用2023/1/172提纲1、基本电流镜2、共源共栅电流镜3、电流镜作负载的差动对第1页/共20页2023/1/173Review：MOS电流源处于饱和区的MOS管可以作为一种电流源第2页/共20页2023/1/1741、基本电流镜电流源的设计是基于对基准电流的“复制”；两个都工作在饱和区且具有相等栅源电压的相同晶体管传输相同的电流（忽略沟道长度调制效应）。第3页/共20页2023/1/175按比例复制电流（忽略沟道长度调制效应）得到该电路可以精确地复制电流而不受工艺和温度的影响；Iout与IREF的比值由器件尺寸的比率决定。忽略沟道长度调制效应！第4页/共20页2023/1/176例子：实际设计中，所有晶体管采用相同的栅长，以减小由于源漏区边缘扩散所产生的误差。采用叉指结构。如图，每个叉指的W为5±0.1μm，则M1和M2的实际的W为：W1＝5±0.1μm,W2＝4(5±0.1)μm则IOUT/IREF=4(5±0.1)/(5±0.1)=44IREFIOUT版图设计请同学们思考：如果不采用叉指结构，对电流复制会有什么影响？第5页/共20页2023/1/177沟道长度调制效应使得电流镜像产生极大误差，因此2、共源共栅电流镜第6页/共20页2023/1/178共源共栅电流源

为了抑制沟道长度调制的影响，可以采用共源共栅电流源。共源共栅结构可以使底部晶体管免受VP变化的影响。共源共栅电流镜共源共栅电流镜确定共源共栅电流源的偏置电压Vb，采用共源共栅电流镜结构。

第7页/共20页2023/1/179共源共栅电流镜消耗了电压余度忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的最小电压值等于VP=比较于余度损耗的共源共栅电流镜最小余度损耗的共源共栅电流源第8页/共20页2023/1/1710低电压工作（大输出摆幅）的共源共栅电流镜

如图(a)，共源共栅输入输出短接结构，为使M1和M2处于饱和区，Vb应满足：

考察图(b)，所有晶体管均处于饱和区，选择合适的器件尺寸，使VGS2=VGS4，若选择

M3~M4消耗的电压余度最小(M3与M4过驱动电压之和)。且可以精确复制IREF。得到

，Vb有解第9页/共20页2023/1/1711低压的共源共栅电流镜中的偏置Vb如何产生？设计思路:

让Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),

例1：在图a中，选择I1和器件的尺寸，使M5产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的阻值，使VDS6＝VGS6-RbI1≈VGS1-VTH1。缺点：由于①M2有衬偏效应，而M5没有②实际中RbI1大小不好控制，产生误差。例2：在图b中，采用二极管连接的M7代替电阻。在一定I1下，选择大(W/L)7，从而VGS7≈VTH7，这样Vb=VGS5+VGS6-VTH7

缺点：虽然不需要电阻，但M2有衬偏效应，而M5没有，仍会产生误差。因此，设计中给出余量。第10页/共20页2023/1/17123、电流镜作负载的差动对3.1大信号分析Vin1-Vin2足够负时，M1、M3和M4均关断，M2和M5工作在深线性区，传输的电流为0，Vout=0；随Vin1-Vin2增长，M1开始导通，使ID5的一部分流经M3，M4开启，Vout增长当Vin1和Vin2相当时，M2和M4都处于饱和区，产生一个高增益区。当Vin1-Vin2变得正的多时，ID1↑，|ID3|↑，|ID4|↑的趋势，ID2↓，最终导致M4进入线性区当Vin1-Vin2足够正时，M2关断，M4的电流为0且处于深线性区，Vout＝VDD第11页/共20页2023/1/1713输入共模电压的选择为使M2饱和，输出电压不能小于Vin,CM-VTH，因此，为了提高输出摆幅，应采用尽量低的输入共模电平，输入共模电平的最小值为VGS1,2+VDS5,min。当Vin1=Vin2时，电路的输出电压Vout=VF=VDD-|VGS3|第12页/共20页2023/1/17143.2小信号分析（忽略衬偏效应）方法一

利用计算Gmgm1Vin/2gm1Vin/2gm2Vin/2得到，第13页/共20页2023/1/1715计算RoutM1和M2用一个RXY=2rO1,2代替，RXY从VX抽取的电流以单位增益(近似)，由M3镜像到M4。则，

若2rO1,2>>(1/gm3)||rO3,电路增益：第14页/共20页2023/1/1716方法二（利用戴维南定理）

Veq=gm1,2rO1,2VinReq=2rO1,2

流经Req的电流IX部分通过1/gm3，并以单位增益被镜像到M4

若2rO1,2>>(1/gm3,4)||rO3,4,IX1+IX1

第15页/共20页2023/1/17173.3共模特性电路不存在器件失配时忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,则，第16页/共20页2023/1/1718电路存在器件失配时忽略rO1和rO2的影响，考虑到结点F和X的变化相对较小，对P点的影响等效为源跟随器结构第17页/共20页2023/1/1719ΔID1乘上M3的输出电阻得到vgs3，vgs3=vgs4，可以得到ID4的变化量为忽略rO1和rO2的影响，则电路的输出阻抗为rO4，ΔID4电流与ΔID2电流之差将流经rO4

，