PSR变压器DCM资料整理

1出自/topic/6711661【原创】PSR原边反馈开关电源设计之 变压器设计目前比较流行的低成本、超小占用空间方案设计基本都是采用PSR原边反馈反激式，通过原边反馈稳压省掉电压反馈环路(TL431和光耦)和较低的EMC辐射省掉Y电容，不仅省成本而且省空间，得到很多电源工程师采用。比较是新技术，目前针对PSR原边反馈开关电源方案设计的相关讯息在行业中欠缺。下面结合实际来讲讲我对PSR原边反馈开关电源设计的“独特”方法一一以实际为基础。要求条件：全电压输入，输出5V/1A,符合能源之星2之标准，符合IEC60950和EN55022安规及EMC标准。因充电器为了方便携带，一般都要求小体积，所以针对5W的开关电源充电器一般都采用体积较小的EFD-15和EPC13的变压器，此类变压器按常规计算方式可能会认为CORE太小，做不到，如果现在还有人这样认为，那你就OUT了。磁芯以确定，下面就分别讲讲采用EFD15和EPC13的变压器设计5V/1A5W的电源变压器。1.EFD15变压器设计目前针对小变压器磁芯，特别是小公司基本都无从得知CORE的B/H曲线，因PSR线路对变压器漏感有所要求。所以从对变压器作最小漏感设计入手：已知输出电流为1A,5W功率较小，所以铜线的电流密度选8A/mm2,次级铜线直径为:SQRT(1/8/3.14)*2=0.4mm。通过测量或查询BOBBIN资料可以得知，EFD15的BOBBIN的幅宽为9.2mm。因次级采用三重绝缘线，0.4mm的三重绝缘线实际直径为0.6mm.为了减小漏感把次级线圈设计为1整层，次级杂数为：9.2/0.6mm=15.3Ts取15Ts.因IC内部一般内置VDS耐压600~650V的MOS，考虑到漏感尖峰，需留50~100V的应力电压余量，所以反射电压需控制在100V以内，得：(Vout+VF)*nv100,即：n<100/(5+1),n<16.6,取n=16.5,得初级匝数NP=15*16.5=247.5

取NP=248，代入上式验证，(Vout+VF)*(NP/NS)v100,即(5+1)*(248/15)=99.2<100,成立。确定NP=248Ts.假设:初级248Ts在BOBBIN上采用分3层来绕，因多层绕线考虑到出线间隙和次层以上不均匀，需至少留1Ts余量(间隙)。得：初级铜线可用外径为：9.2/(248/3+1)=0.109mm,对应的实际铜线直径为0.089mm,太小(小于0.1mm不易绕制)，不可取。假设:初级248Ts在BOBBIN上采用分4层来绕，初级铜线可用外径为：9.2/(248/4+1)=0.146mm，对应的铜线直径为0.126mm，实际可用铜线直径取0.12mm。IC的VCC电压下限一般为10~12V,考虑到至少留3V余量，取VCC电压为15V左右，得:NV=Vnv/(Vout+VF)*NS=15/(5+1)*15=37.5Ts取38Ts.因PSR采用NV线圈稳压，所以NV的漏感也需控制，仍然按整层设计，得：NV线径=9.2/(38+1)=0.235mm,对应的铜线直径为0.215mm,实际可用铜线直径取0.2mm。也可采用0.1mm双线并饶。到此，各线圈匝数就确定下来了。下面来确定绕线顺序。因要工作在DCM模式，且采用无Y设计，DI/DT比较大，变压器磁芯研磨气隙会产生穿透力强杂散磁通导致线圈测试涡流，影响EMC噪音，所以需先在BOBBIN上采用0.1mm直径的铜线绕满一层作为屏蔽，且引出端接NV的地线。其实屏蔽初级线圈的绕组屏蔽的绕法，根数，匝数都是有讲究的。不是随便确认的。一般的设计是屏蔽磁芯的绕组的匝数是初级单层绕组的1/2,方向要相反.屏蔽次级与初级的匝数是初级单层匝数的1/3,方向也要相反，最好的是次级绕制时骨架能够调个方向,是其的热点跟初级的热点在一边.你说的这种绕法是不错，但不适用。第1,人工成本导致变压器制造成本高；第2,会导致线包大，取1/2会导致绕线不均匀而影响漏感。javike司令盘衣盘盘javike司令盘衣盘盘122832011-04-212011-04-2122:08绕完屏敝后，保TAPE1层;再绕初级，按以上计算的分4层绕制，完成后包TAPE1层；为减小初次级间的分布电容对EMC的影响，再用0.1mm的线绕一层屏蔽，包TAPE1层；再绕次级，包TAPE1层；再绕反馈，包TAPE2层。可能有人会说：怎么没有计算电感量？因前面说了，CORE的B/H不确定，所以得先从确定饱和AL值下手。把变压器CORE中柱研磨一点，然后装上以上方式绕好的线圈装机，并用示波器检测Rsenes上的波形，见下图中R5.•車.V1•車.V1输入AC90V/50HZ,慢慢加载，观察CORE有没有饱和，如果有饱和迹象，拆下再研磨……直到负载到1.1~1.2A刚好出现一点饱和迹象，（此波形需把波形放大到满屏观察最佳）OK,拆下变压器测量电感量，此时所测得的电感量作为最大值依据，再根据厂商制造能力适当留+3%~+5%的误差范围和余量，如：测量为2mH,则取2-2*0.05=1.9mH,误差为+/-0.1mH.现在再来验证以上参数变压器BOBBIN的绕线空间。已知：E1和E2铜线直径为0.1mm,实际外径为0.12mm;NP铜线直径为0.12mm,实际外径为0.14mm;NS铜线直径为0.4mm,实际外径为0.6mm;TAPE采用0.025mm厚的麦拉胶纸。A.NV若采用铜线直径为0.2mm,实际外径为0.22mm线包单边厚度为：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.B.NV若采用铜线直径为0.1mm双线并饶，实际外径为0.12mm线包单边厚度为：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.测量或查EFD15的BOBBIN的单边槽深为2.0mm,所以以上2种方式绕制的变压器都可行。2.EPC13的变压器设计依然沿用以上设计方法，测量或查BOBBIN资料可得EPC13BOBBIN幅宽为6.8mm,次级匝数为：6.8/0.6=11.3Ts取11TS.初级匝数为：11*16.5=181.5Ts取182TS.反馈匝数为：15/(5+1)*11=27.5Ts取28TS.继续，EPC13的绕线方式同EFD15，再这里就不再重复了。以上变压器设计出的各项差数是以控制漏感为出发点的，各项参数(肖特基的VF,MOS管的电压应力余量……)都是零界或限值，实际设计中会因次级绕线同名端对应输出PIN位出现交叉，或输出飞线套铁氟龙套管，或供应商的制程能力，都会使次级线圈减少1~2圈，对应的初级和反馈也需根据匝比减少圈数；另，目前市场的竞争导致制造商把IC内置MOS管的VDS耐压减小一点来节省成本，为保留更大的电压应力余量，需再减少初级匝数；以上的修改都会对EMC辐射造成负面影响，对应的取舍还需权衡，但前提是必须使产品工作在DCM模式。辐射可以采用优化设计来控制。但MOS晶圆的COSTDOWN的路径来源于降低其VDS的耐压，目前已有很多不同品牌的IC将VDS为650V的内置MOS降到620~630V,甚至560~600V。这样一来，只控制漏感降低VDS峰值电压是不够的，所以还需为VDS保留更大的电压应力余量。下面再以EPC13为实例，讲讲优化设计后的变压器设计。方法同上 先计算出次级，因考虑到输出飞线套铁氟龙套管或输出线与BOBBINPIN位交叉，所以需预留1匝空间，得，次级匝数为：6.8/0.6-1=10.3，取10TS.再计算初级匝数，因考虑到为MOS管留更大的电压应力余量，所以反射电压取之前的75%得:（Vout+VF）*nv100*75%,输出5V/1A,采用2A/40V的肖特基即可，2A/40V的肖特基其VF值一般为0.55V。代入上式得：nv13.51,取13.5，得NP=10*13.5=135Ts.代入上式验证（5+0.55）*（135/10）=74.925<75,成立。确定NP=135Ts.下面再计算反馈匝数，依然取反馈电压为15V，得,15/（5+0.55）*10=27Ts.PSR无法打嗝模式下保证开关频率不掉到音频范围，这也是PSR异音难无法完全消除的难点。但可以控制到很低。如果变压器做好了，异音一般不是从变压器发出来的。PSR电路一般OCP设计的不是很大，一般在120%左右，如果你测试是是以输入AC90/50Hz（没打错，不是60Hz哦），输出帯载到1.2A刚好出现一点饱和，实际烧机1.0A是不会饱和的，你可以试试，实际烧机后的OCP会在110%左右。变压器10%的误差太大了点吧，变压器采用机械研磨误差没那么大。匝数多可以提高一点电感量，可以让负载时的频率辐射低些，当然，你也可以把EFD15的匝数减少些，但EMC的处理就和EPC13一样需特别注意布线SENSE的波形最直接了，其他的地方也可以测出来，但比较麻烦。有条件可以用电流钳测。实在没部分就在串个0.几欧的电阻进去测电阻的波形，应该也管用。反正目的就是要测MOS的电流有没有突变现象。找不到放大后的图，就看看这个没放大的吧。把这个波形在示波器上拉宽，看那条上升的斜线，那是电流上升的波形，要保持是一条缓慢上升的斜线，如果在顶端出现突然上升，说明变压器有饱和迹象。当然，变压器有一点饱和迹象，在实际中是可以长期烧机的，但因为电流突然上升会测试较强的辐射噪音，所以要控制到变压器不饱和为佳。但，不饱和就得再研磨CORE,降低电感量，但CORE研磨多了，气隙大了，漏感和涡流也会增大，同样会影响EMC噪音，所以把CORE研磨到零界饱和点是最佳取舍方式。先不说你计算电感量的B/H值从何来，你可以权衡下你计算出的电感量在EMC