第六章 组合逻辑电路自考-模拟、数字及电力电子技术

第六章组合逻辑电路第一节加法器第二节数值比较器第三节编码器第四节译码器1、半加器一、半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位第一节加法器2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号

用与门和或门实现

用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。1、串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级连集成二进制4位超前进位加法器第二节数值比较器一、1位数值比较器00011011010001100010真值表函数式逻辑图—用与非门和非门实现AiBiLiGiMiLi(A>B)Gi(A=B)Mi(A<B)=Ai⊙Bi1位比较器AiBiAi&1&1&BiMiGiLi二、4位数值比较器A=A3A2A1A0A>BL=1A=BM=1A<BG=1真值表比较输入输出A3

B3A2

B2A1

B1A0B0

LGM>100=>100==>100===>100====010<001=<001==<001===<001B=B3B2B1B0LGM4位数值比较器A3B3A2B2

A1B1A0B0&&1&1&&1&1&&1&1&≥1

≥1&1&1&≥1

≥1

MLGA2A1B3A3B2B1B0≥1

A0G=(A3⊙B3)(A2⊙B2)(A1⊙B1)(A0⊙B0)4位数值比较器M=A3B3+(A3⊙B3)A2B2+(A3⊙B3)(A2⊙B2)A1B1+

(A3⊙B3)(A2⊙B2)(A1⊙B1)A0B0L=M+G1位数值比较器AiMiBiAi⊙BiAiBiLiGiAiBi&1&1&2023/1/3115生活中常用十进制数及文字、符号等表示事物。第三节编码器数字电路只能以二进制信号工作。用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码功能的逻辑电路，称为编码器。编码器2023/1/3116对M个信号编码时，应如何确定位数N？

N位二进制代码可以表示多少个信号？例：对0到9这十个数码编码时，采用几位二进制代码？

编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N≥M来确定位数N。例：对0到9这十个数码编码时，采用了4位二进制代码。24＝16＞10。编码器有二进制编码器、二-十进制编码器和优先编码器等。2023/1/3117

定义：用n位二进制代码对2n个信号进行编码的电路，称为二进制编码器．

举例：以一个三位二进制普通编码器为例，说明普通二进制编码器的工作原理。

（普通编码器：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。）

一、二进制编码器2023/1/3118

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１任何时刻只允许输入一个编码请求其它输入取值组合不允许出现，为无关项。三位二进制编码器真值表2023/1/3119３位二进制编码器真值表可写出编码器的输出逻辑函数为：2023/1/3120编码器的符号图返回输入：八个信号（对象）

I0~I7

（二值量）输出：三位二进制代码

Y2Y1Y0称八线—三线编码器2023/1/3121

定义：将０．．．９十个数字转换为二进制代码的电路，称为二-十进制编码器．举例：图６-６所示为二-十进制编码器。I0...I9为十个需要编码的输入信号,输出Y3Y2Y1Y0为四位二进制代码。二、二-十进制编码器2023/1/31228421BCD码编码器真值表2023/1/31238421BCD码编码器由真值表可写出编码器的输出逻辑函数为：2023/1/3124

在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。

优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。返回三、

优先编码器译码：编码的逆过程。将二进制输入组合翻译成电路的某种状态。

将n个输入的二进制组合（2n种组合）翻译成2n种电路状态。称n---2n线译码器。第四节译码器三个输入端：对应8种组合（000~111）。以A2A1A0

表示，A2为高位。八个输出端：以电平方式反映输入的8种组合。以Y0~Y7

表示。一、3/8线译码器设计一个三位二进制代码的译码器

(3线——8线译码器)解：1)分析要求输入：一组三位二进制代码。输出：与代码相对应的8个信号。Y0Y1Y2Y3Y4Y5Y6Y7A2A1A03线—8线译码器2)列真值表A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100000000100001010010000011001000000111100000003)写表达式4)画逻辑图☆

用与门构成的译码器译码器的八个输出端刚好产生三变量逻辑函数的八个最小项。°A0A0A1A2A1A2°°A2A1A0Y2Y3Y4Y5Y6Y7