第4章电子电路故障

第4章微机系统测试算法概述 微机系统测试的基本特点及测试方法概述第4.1节存储器测试算法RAM测试ROM测试第4.2节微机系统测试基本概念CPU算法测试CPU功能测试利用应用程序测试电子科大CAT室第4章微机系统测试算法微机系统的结构CPUROMRAMI/O总线微机系统组成：CPU,RAM,ROM,I/O特点：微机系统是一个结构和功能都十分复杂的系统；内部结构一般不可知；测试：不能作结构性测试；只能作运行性测试--非完备性测试；分功能块（CPU,RAM,ROM,I/O）测试；CPUROMRAMI/O内部总线电子科大CAT室第4.1节存储器测试算法

1.在硬件系统出厂前要进行产品测试；在嵌入式系统工作之前，一般也要进行自检，其中ROM和RAM检测必不可少.2.在出厂和使用前应该校验这两种芯片的好坏。测试RAM的方法是写读各个内存单元，检查是否能够正确写入测试ROM的方法是累加各存储单元数值并与校验和比较。

电子科大CAT室第4.1节存储器测试算法 RAM—随机存取存储器：读/写存储器功能测试存储器

ROM—只读存储器：读功能测试存储器结构：存储单元阵列读写检测放大器列地址译码及缓存行地址译码及缓存I/O地址线地址线读/写线电子科大CAT室第4.1.1节RAM测试RAM生产可能出现的问题：（1）生产工艺不过关，过孔打歪了，与临近信号线距离不满足线规甚至打在了线上。（2）由于搭锡引起的信号线粘连。（3）虚焊/漏焊引起的接触不良（4）不按规程操作，把手印儿印在了高频线上。（5）板子脏了也不吹，覆盖了一层灰尘(内含金属微粒)。

电子科大CAT室第4.1.1节RAM测试RAM生产可能出现的现象：（1）地址线A0和A1粘连。读出XXX00、XXX01、XXX10三个字节的数据完全一样。（2）数据线D0和D1粘连。D0和D1只要有一个为0，那么两条线都为0。（3）接触不良。时好时坏。（4）器件表面处理不干净，有助焊剂残留。低速访问正常，大负荷高速访问频繁死机。

电子科大CAT室第4.1.1节RAM测试1.RAM故障类型：

（1）寻址故障地址引线折断；地址译码器坏；I/O晶体管击穿；

（2）存储单元损坏存储单元s-a-0/s-a-1故障；

（3）响应时间变漫（电容性负载变大，开关响应变慢）重写：同一数据重复写入二个或三个存储单元；重读：读一个存储单元胡内容时，重复读出二或三次；

（4）存储单元间胡寄生耦合数据窜漏；对数据花样敏感；

（5）刷新故障动态RAM保持时间变短，数据丢失；电子科大CAT室第4.1.1节RAM测试2.测试的基本原则（1）寻址的唯一性---测试地址译码器工作是否正常存储单元的存在性存储单元的可区分性（2）可读/写性---测试读/写功能是否正常可靠写数据可靠读数据（3）存储单元相互之间的干扰性---测试数据花样的敏感性相邻行列干扰全部行列干扰（4）数据的保持性----存储单元对数据的保持能力数据写入后正确的读出能力动态刷新能力电子科大CAT室第4.1.1节RAM测试3.测试方法

关键：读/写测试测试图形样式（1）行进法（Marching）先写入全0读出第一个存储单元，应为0写入1读出应为1重复上述步骤，直到全部单元测试完， 此时存储单元应全为1读出第一单元，应为1依次写0，读0全部单元测试完成，应全为000000010000000000001111111111111111111110000电子科大CAT室第4.1.1节RAM测试上述测试可用公式表示：式中：Cij

第i行第j列存储单元

RCij读出存储单元

W(1)Cij将1写入Cij

单元

W(0)Cij将0写入Cij

单元 全部Cij

的集合 在集合内的总和“,”各有序操作之间的分隔符“0”或”1”下标，背景为1或0 测试复杂度测试过程的繁琐程度------读/写操作次数。如果存储器的单元数为N，则复杂度为：

N+3N+3N=7N

如N=4K个单元，每次读或写操作周期为500ns

测试时间T=7X4KX500ns=14ms电子科大CAT室第4.1.1节RAM测试改进：写入后，读1和读0放到下一循环中读，即有：复杂度变为：N+2N+2N=5N行进法可测试的特性有：地址唯一性单元干扰和邻近干扰数据敏感性电子科大CAT室第4.1.1节RAM测试（2）走步法（Walking)在全0的背景下，对一个单元写入一个1；读出全部单元内容，其结果除写入1的单元外均为0；将0写入该单元，即又为全0；再对另一单元重复上述过程，到全部单元走完为止；000000000000000000000000000000001走1全读1全读11111111111111110走0全读公式：电子科大CAT室第4.1.1节RAM测试改进：写入后，读1和读0放到下一循环中读，即有：复杂度变为：N+2N+2N=5N行进法可测试的特性有：地址唯一性单元干扰和邻近干扰数据敏感性电子科大CAT室第4.1.1节RAM测试（2）走步法（Walking)在全0的背景下，对一个单元写入一个1；读出全部单元内容，其结果除写入1的单元外均为0；将0写入该单元，即又为全0；再对另一单元重复上述过程，到全部单元走完为止；000000000000000000000000000000001走1全读1全读11111111111111110走0全读电子科大CAT室第4.1.1节RAM测试公式：复杂度：2（1+N+1)N+2N=2N2+6N走步法的变形：00000000000000000000000000000000000000000000000000000000000000001111走列1100走补列11111111走双列1111走对角线电子科大CAT室第4.1.1节RAM测试（3）奔跳法跳列跳对角线乒乓法恢复奔跳法（4）棋盘法（5）移动倒转法0000000000000000Cij010110100101101010000000000000000111111111111111各种方法（测试图形）各有优点，可以根据需要选择！电子科大CAT室第4.1.2节ROM测试测试ROM的真正目的是保证程序完整性:

嵌入式软件和启动代码存放在ROM里，不能保证长期稳定可靠，因为硬件注定是不可靠的。以FLASHROM为例，它会由于以下两种主要原因导致程序挥发：

1.受到辐射。本身工作在辐射环境里/运输过程中受到辐射（如过海关时被X光机检查）。

2.长时间存放导致存储失效，某些0、1位自行翻转。

电子科大CAT室第4.1.2节ROM测试ROM只读存储器----只读，存放程序或固定数组等测试方法：校验和----Checksum

求全部ROM代码的校验和，再与正常工作时存入的校验和比较。如二者一致则ROM无故障，否则，就有故障。实施：ROM相邻存储单元内容逐项半加；再计算机或带微机的仪器中，在开机自检时都必须对RAM和ROM进行测试！！！sum比较电子科大CAT室第4.1.2节ROM测试电子科大CAT室ROM只读存储器----只读，存放程序或固定数组等：0x88,0x82,0xf0,0x00,0x85,0x90,0x20,0xe5,0x20,0x5b,0x60,0xf8,0x09,0xb9,0x04,0xe3,0xeb,0x23,0xfb,0x08,0xb8,0x07,0xda,0x79,0x00,0x90,0x06,0x60,0xe9,0x93,0x90,0x00,0x01,0xf0,0x85,0x90,0x20,0x30,0x01,0xfa,0x09,0xb9,0x10,0xed,0x75,0x10,0x40,0x75,0x11,0x40,0x75,0x12,0x40,0x75,0x13,0x40,0x75,0x14,0x40,0x75,0x15,0x40,0x7d,0x00,0x79,0x40,0x77,0x0a,0xe9,0x24,0x10,0xf9,0x0d,0xbd,0x0b,0xf6,0x78,0x40,0x79,0x40,0x7a,0x00,0x7c,0x00,0x7f,0x00,0x75,0xd0,0x00,0x75,0x26,0x00,0x75,0x22,0x00,0x75,第4.1.2节ROM测试电子科大CAT室应用于桌面的PXI混合信号测试系统第4.2节CPU测试CPU测试的复杂性

新的故障模型：S-a-0/s-a-1Bitj=0/1时，bitis-a-0/1Bitj=0/1时，biti不能从01/10Bitj与biti作用相互颠倒，出现错乱对指令花样的敏感性，对不同指令的组合有不同的执行时间等等！！

CPU内部各功能块之间故障的相互影响

CPU与外部ROM,RAM及I/O之间的相互影响电子科大CAT室第4.2.1节CPU算法产生测试基本步骤：将CPU功能分块利用指令集分别对各功能块进行测试由小到大策略，程序计数器寄存器其它功能块根据上述测试过程整理出测试算法，生成测试图形（矢量）以Intel8080为例

指令

可测试的功能块MOV,MVI

寄存器组RLC,RRC,DAA

AADD,ADI,CMPALUINX,DAD

BC,DECALLn,JMP

PC,SPPUSH,POP

SPNOP

PC指令寄存器Z指令译码器Y累加器A计算单元ALU内部总线BC,DE,HLSPPC控制定时寄存器组电子科大CAT室第4.2.1节CPU算法产生测试测试流程：初始化测PC测寄存器测SP测ALU测A完成所用指令开机复位，0PCNOPMOVr1,r2PUSH,POPADDRLC,ADD电子科大CAT室第4.2.2节CPU功能测试算法基本步骤：1.CPU通用模型2.故障模型3.通用化测试算法1.CPU通用模型指令寄存器Z指令译码器Y累加器A计算单元ALU内部总线BC,DE,HLSPPC控制定时寄存器组CPU通用模型电子科大CAT室第4.2.2节CPU功能测试算法2.故障模型

没有选到数据源（F1）

数据源地址故障

选错了数据源（F2）

选到多个数据源（F3）数据 数据传输故障

数据目的地址故障

没选到目的地址（F4）处理 选到错误地址或多个地址（F5）故障 数据总线故障

数据线有s-a-0/s-a-1故障（F6）

多条数据线构成与/或关系（F7）

呆滞型故障s-a-0/s-a-1(F8)

数据寄存器故障

写入数据后不能01/10（F9）

单元间的耦合（F10）

ALU故障：直接由计算结果判断电子科大CAT室第4.2.2节CPU功能测试算法控制故障

译码错误，原指令变成另外指令（F11） 未能实现应有指令（F12） 指令呆滞（总是执行同一条指令）（13） 同时产生多条指令（F14） 产生错误的状态信息（条件转移，条件调用）(F15）控制故障电子科大CAT室第4.2.2节CPU功能测试算法3.测试算法

基本方法：产生各种测试图形（数据和命令），以检测CPU各硬件部分和各种 指令的工作情况，从而得出测试结果。例1：传送指令

将各种情况都编入测试程序中，即可完成CPU的全面测试。计算机开机自检程序！电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试基本思想：利用敏化概念，用被测系统的应用程序作测试程序，是一种算法型测试。1.基本方法测试时对CPU进行访问，对CPU给予命令（输入数据），并观察CPU的输出（响应），从而判断CPU的故障。

敏化： 输入-----可命令-----用指令通过数据总线可向CPU输入（写）数据； 输出-----可观察-----用指令可读出CPU的数据；CPU命令输入输出响应地址线数据线地址线数据线敏化电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试2.应用程序的模型化

为了系统的组织测试，首先应对应用程序作模型化处理。模型化----一种直接用于测试（敏化）的表现方式来表达被测系统的应用程序。为此 引入三个概念：（1）命令点与观察点

命令点：应用程序中能输入所选命令（数据）之处； 例，输入指令（IN），存储器读出指令（从ROM中读出的命令）

观察点：输出结果有测试价值之处； 例，输出指令（OUT），存储器写入指令（写入存储器的数据可观察）（2）程序段：对敏化有意义的一段最短的指令序列。构成程序段的原则是：程序段的第一指令必须是一个命令点，或最末一条指令必须是观察点；对于分支程序或转移程序，只能从程序的首一指令进入该程序段，且只能从该段的末一指令退出；例:因此，有JMP指令的情况下，JMP应是程序段的末条指令；而JMP转向的指令应是程序段的起始指令。电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试例：以Z80程序为例(数据块传送程序）

LDA,(ADOC1) 可命令点（存储器读出指令）

RRCA ANDn1

ORn2 LDH,A LDA,(ADOC2) 可命令点（存储器读出指令）

ANDn3 LDB,A LDA,(ADOC3) 命令点

ANDn4 ORB RRCA LDL,A LD(ADAT),HL 可观察点（存储器写入指令）

LDIX,(ADAT) 可命令点

LDA,(ADOC2) 可命令点

ANDn5 IRNZ,PMTB 转出（段末）

LDIY,DBMBA 可命令点

JPPRANT 转出（段末）

PMTB: LDIY,DABMB 转入（段始），可命令点

LDA,n6 LD（AMMT）,A 可观察点

PRANT: LDA,(IY+a) 转入（段始）

ANDn7 JRNZ,PRANT 转出（段末）S1S2S3AMADOC1控制图S1S2S3电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试3.关系图 将程序母型化后，必须研究变量在程序段中的传播情况，为此，引入关系图的概念。（1）单条指令关系图数据传送类数据处理类转移类

只改变程序执行顺序，而无实质性操作； 例：IP：JRNZ，PMTBr1r2MEMrnirnrMEMiMEMMEMr2rnrRMEMiRMEMr1r2r1r1MEMr1r1ir1r1r2PC,SPPC,SPr1iAPMTB PC+1（A）=0（A）0电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试（2）程序段的关系图程序段的关系图由指令关系图连接而成。为了敏化需要，提出变量的概念：输入变量：该程序段执行之初所需的变量；输出变量：该程序段执行的结果；工作变量：该程序段执行过程中的一切变量；仍以上例有：1（ADCO1） 输入变量

AAn1

工作变量

An2AH 输出变量电子科大CAT室第4.2.3节利用被测系统的应用程序进行测试4.敏化测试

（1）基本概念通路：通路是一段有序的程序列：输入必须是命令段----测试输入变量；输出必须是观察段----测试响应；最小通路集：程序中所有的一切程序段中一个最小的通路集；测试：按每条通路逐条进行，在通路的每一个观察点应确定在该点所能观察到的各硬件，功能和指令，并确定该通路可命令点的输入值范围。

（2）测试算法 以程序列为基础进行测试： 程序列的输入变量（测试矢量）------可命令 立即数 不可命令（由通路前面程序的计算值，应

逆流而上寻找可命令点） 中间变量------工作变量(测试对象：硬件，功能，指令）

程序列的输出变量（响应）----------可观察（敏化结果）

不可观察（顺流而下，找到可观察点）电子科大