组合逻辑电路与触发器

4.3.4加法器一、1位加法器1.半加器，不考虑来自低位的进位，将两个1位的二进制数相加输入输出ABSCO00000110101011012.全加器：将两个1位二进制数及来自低位的进位相加输入输出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行进位加法器优点：简单缺点：慢2.超前进位加法器基本原理：加到第i位的进位输入信号是两个加数第i位以前各位（0~j-1）的函数，可在相加前由A,B两数确定。优点：快，每1位的和及最后的进位基本同时产生。缺点：电路复杂。74LS283三、用加法器设计组合电路基本原理：若能生成函数可变换成输入变量与输入变量相加若能生成函数可变换成输入变量与常量相加例：将BCD的8421码转换为余3码输入输出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111004.3.5数值比较器用来比较两个二进制数的数值大小一、1位数值比较器A,B比较有三种可能结果4.4组合逻辑电路中的竞争-冒险现象4.4.1竞争-冒险现象及成因一、什么是“竞争”两个输入“同时向相反的逻辑电平变化”，称存在“竞争”

二、因“竞争”而可能在输出产 生尖峰脉冲的现象，称为 “竞争-冒险”。三、2线—4线译码器中的竞争-冒险现象

4.4.2*略4.4.3消除竞争-冒险现象的方法一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到VTH以下。二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。三、修改逻辑设计例：第五章触发器5.1概述在数字系统中，要完成对数字信号的算术运算和逻辑运算，以及将运算结果保存起来，都需要具有记忆功能的逻辑单元。这种逻辑单元叫触发器，它可以存储1位二进制数字信号，即具有逻辑0和逻辑1两种稳定状态，且在输入信号作用下，这两个稳定状态之间可以互相转换，但在输入信号消失以后，能够将建立起来的状态长久保存下来。在实际的应用中触发器可分为RS触发器、JK触发器、D触发器、T和T触发器等。触发器的逻辑功能常用特性表、特性方程、状态转换图和时间波形图表示。5.2SR锁存器一、电路结构与工作原理0000001110011011010001101100①1110①①二、动作特点在任何时刻，输入都能直接改变输出的状态。例：5.3电平触发的触发器一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111*SR触发器

0000001110011011010001101101*1111*二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。D触发器0XX000XX1110000100111100111011101001011011101*11111*D触发器0000101011115.4脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次XXXX00