CMOS模拟集成电路设计-ch9运算放大器2-筒套式、折叠式运放_第1页
CMOS模拟集成电路设计-ch9运算放大器2-筒套式、折叠式运放_第2页
CMOS模拟集成电路设计-ch9运算放大器2-筒套式、折叠式运放_第3页
CMOS模拟集成电路设计-ch9运算放大器2-筒套式、折叠式运放_第4页
CMOS模拟集成电路设计-ch9运算放大器2-筒套式、折叠式运放_第5页
已阅读5页，还剩18页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

CMOS模拟集成电路设计运算放大器（二）典型的运放结构和种类筒套式共源共栅运算放大器折叠式共源共栅运算放大器高增益运算放大器轨对轨运算放大器全差动运算放大器筒套式共源共栅运算放大器 telescopiccascode共源共栅运放的ICMR保证所有晶体管均处于饱和区输入下限：Vin,min=VCSS+VGS2=Vdsat+Vth2+Vdsat2输入上限：Vin,max=Vb-|VGS4|+Vth2Vb越大，输入共模电平摆幅越大单端输出共源共栅运放的输出范围输出下限：Vout,min=Vb-Vth4输出上限：Vout,max=VDD-|Vth7|-2VdsatVb越小，输出摆幅越大输出摆幅的最大值为VDD-|Vth7|-5Vdsat双端输出共源共栅运放的输出范围输出下限：Vout,min=Vb1-Vth4输出上限：Vout,max=Vb2+Vth5Vb2越大，输出摆幅越大Vb1越小，输出摆幅越大输出摆幅的最大值为2(VDD-5Vdsat)单位增益放大器筒套式共源共栅运放的优缺点优点：高增益，较低功耗，较好的频率特性、噪声特性缺点：输入摆幅、输出摆幅小不宜用做单位增益缓冲器输出摆幅很小宽摆幅的单端输出共源共栅运放实际电路中，b结构（宽摆幅）被广泛采用宽摆幅的单端输出共源共栅运放输出摆幅的最大值为(VDD-5Vdsat)筒套式共源共栅运算放大器的稳定性因此筒套式共源共栅运算放大器一般不需要相位补偿为了解决摆幅小的缺点，可以级联一个共源放大器三级共源共栅运算放大器缺点：输出摆幅受到限制太大，所以一般不会采用三级以上的共源共栅结构全差分共源共栅运放的设计(1)全差分共源共栅运放的设计(2)除去单端的摆幅1.5V，还剩1.5V可供晶体管分配：选择多大的电流（功耗），主要出于速度方面的考虑）全差分共源共栅运放的设计(3)全差分共源共栅运放的设计(4)电路对速度和噪声的要求使电流不能任意减小，因此增大增益的主要办法就是增加管子的尺寸。由于PMOS的ro较小，所以主要增大P管的L，适当调整过饱和电压的分配即可达到要求典型的运放结构和种类筒套式共源共栅运算放大器折叠式共源共栅运算放大器高增益运算放大器轨对轨运算放大器全差动运算放大器折叠共源共栅放大器Rout较小，因此折叠式的电压增益较小 foldedcascode折叠共源共栅差分对折叠式的功耗更大折叠共源共栅结构中折叠点对应的极点电容增加，频率特性变差折叠式共源共栅运算放大器优点：输入、输出摆幅比筒

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论