第七章组合逻辑电路

第7章组合逻辑电路7.2组合逻辑电路分析方和设计方法7.3加法器和奇偶校验器7.4编码器和译码器7.5数据选择器和数据分配器7.6用中大规模集成电路实现组合逻辑电路7.1概述7.1概述1.组合逻辑电路的特点组合逻辑电路（1）逻辑功能特点任何时刻，电路的稳定输出只决定于该时刻各个输入变量的取值，这样的逻辑电路称为组合逻辑电路可以表示为：（2）电路结构特点输出只由输入决定输出没有有输入发生联系电路由基本门电路构成电路不包含具有记忆特性的元件2.组合逻辑电路功能表示方法真值表、卡诺图、逻辑表达式、时序图等3.组合逻辑电路分类（1）按逻辑功能分：加法器、比较器、数据选择器、编码器、译码器等等很多种类。（2）按照基本元件的不同分为：CMOS、TTL等类型（3）按照集成度来分：小规模、中规模、大规模、超大规模7.2组合逻辑电路分析方法和设计方法组合逻辑电路的分析：是指分析实际构成的逻辑电路的作用，判断其逻辑功能。组合逻辑电路的分析的步骤已知逻辑图写逻辑表达式运用逻辑代数化简或变换列逻辑状态真值表分析逻辑功能数字电路逻辑关系可用真值表、逻辑表达式、逻辑图表示。2.分析举例ABCDY00000000110010100110010010101001100011111000110010101001011111000110111110111110功能说明：当A、B、C、D中取值为“1”的个数为奇数时，输出为“1”否则为“0”7.2组合逻辑电路分析方法和设计方法7.2.2组合逻辑电路的基本设计方法根据给定的实际逻辑要求，设计出能实现该要求的逻辑电路。组合逻辑电路的设计步骤根据给定的实际逻辑要求定义输入逻辑变量和输出逻辑变量列出真值表根据真值表写出逻辑表达式化简逻辑表达式画出逻辑图逻辑抽象【例】试设计一个表决电路，要求输出信号电平与3个输入信号中的多数电平一致。【解】1.逻辑抽象：三人表决，就有三个输入逻辑变量，设为A、B、C；输出量为YABCF00000010010001111000101111011111真值表2.列出真值表7.2.2组合逻辑电路的基本设计方法2.根据真值表写出逻辑表达式F=ABC+ABC+ABC+ABC3.化简F=ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC+ABC+ABC=BC（A+A）+AC（B+B）+AB（C+C）=BC+AC+AB4.画出逻辑电路图F=BC+AC+ABABCF000000100100011110001011110111117.2.2组合逻辑电路的基本设计方法7.2.2组合逻辑电路的基本设计方法例：设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的3个开关都能独立的将路灯打开或者熄灭，当总电源开关断开时，路灯不亮。【解】1.逻辑抽象：输入是四个开关的状态，设为A、B、C、S，0表示断开；1表示闭合；输出量路灯的亮灭为Y，0灭1亮2.列出真值表ABCDY00000000100011000100011000111001010010001100111010111111110010101101101001110000

=1=1&SCBAY7.2.2组合逻辑电路的基本设计方法真值表电路功能描述4.1.2组合逻辑电路的设计方法例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1穷举法12逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用异或门实现真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1穷举法122逻辑表达式3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简4111Y=AB+AC567.3.1加法器加法器——实现两个二进制数的加法运算电路。1、半加器

半加——两个一位二进制数相加

半加器——实现半加运算的电路。1）输入变量有两个，分别为加数Ai和被

加数Bi；输出也有两个，分别为和数Si和进位Ci。

1+)110

1+)01

0+)11

0+)007.3加法器和奇偶校验器输入输出被加数A

加数B和数Si

进位数Ci00011011001010012）列真值表3）写表达式4）画出逻辑电路图逻辑符号2、全加器全加器——能够实现两个同位的加数，和来自低位的进位三者相加的电路。全加器AiBiCi-1SiCi1）列真值表输入输出AiBiCi-1

SiCi0000010100111001011101110010100110010111

2）写表达式3）画出电路图

输入输出AiBiCi-1

SiCi0000010100111001011101110010100110010111如果两位二进制数相加呢？实现多位二进制数相加的电路称为加法器。1)串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。3、加法器2)并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级连集成二进制4位超前进位加法器加法器的应用1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。7.3.2奇偶校验器

计算机、数字系统在工作时，有许多数据在不断的存取、运算、传递，难免发生错误，为了减少和避免错码，通常是在数字信息码上附加校验码进行监测，以便及时发现错码，并及时采取措施加以纠正，奇偶校验是最简单最常用的校验方法。

奇偶校验原理：通过计算数据中“1”的个数是奇数还是偶数来判断数据的正确性。在被校验的数据后加一位校验位或校验字符用作校验码实现校验。

当某一位出现差错时，那么数据中1的个数就发生了变化，这种电路就是奇偶校验电路，用异或门来实现。因为：CT741801412111098131345672GHPEPOEOGNDVCCFEDCBA真值表：输入输出1的个数PO(奇）PE（偶）EO偶数1010奇数1001偶数0101奇数0110X1100X0011奇偶校验位奇偶校验发生器奇校验器1B0...B7POPEPOPEOOEE1偶011奇0107.4编码器和译码器7.4.1编码器用文字、符号或者数字等表示特定对象的过程称为编码。实现编码操作的电路称为编码器。1.二进制编码器用n位二进制代码对N=2n个信号进行编码的电路称为二进制编码器（1）3位二进制编码器3位二进制编码器I0......I7Y0Y1Y23位二进制编码器输入8个互斥的信号输出3位二进制代码2真值表逻辑表达式逻辑图(2)3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表逻辑表达式逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。(3)集成3位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX＝0表示是编码输出；YEX＝1表示不是编码输出。集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联16线-4线优先编码器2二～十进制编码器1、8421BCD码编码器输入10个互斥的数码输出4位二进制代码真值表逻辑表达式逻辑图8421BCD码优先编码器真值表逻辑表达式逻辑图(1)集成10线-4线优先编码器1234567815141312111098VCCGND本节小结

用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。7.4.2译码器1二进制译码器2二-十进制译码器3显示译码器

把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。1二进制译码器

设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。

二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路（1）3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列（2）集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），S1、、为选通控制端。当S1＝1、时，译码器处于工作状态；当S1＝0或时，译码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效(3)二进制译码器级联的级联00禁止工作1禁止工作（4）二进制译码器的主要特点功能特点：全译码器，在输出端提供了输入变量的全部最小项电路结构特点：与门阵列二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。2二-十进制译码器1、8421BCD码译码器

把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表逻辑表达式逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。２、集成8421BCD码译码器74LS42输出为反变量，即为低电平有效，并且采用完全译码方案。7.4.3显示译码器在数字系统和装置中，都需要将数字、文字、符号等直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。实际工作中希望显示器与译码器配合使用，甚至直接利用译码器来驱动显示器，这就是显示译码器。数字显示电路是数字设备不可缺少的部分。数字显示电路的组成方框图1.两种常用的数码显示器数码显示器件是用来显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、场致发光数字板、等离子体显示板等等。主要讨论发光二极管数码管。（1）半导体显示器件①简单显示原理pn磷砷化镓

图（a）是输出为低电平时，LED发光，称为低电平驱动；图（b）是输出为高电平时，LED发光，称为高电平驱动；采用高电平驱动方式的TTL门最好选用OC门。

门电路驱动LED(a)低电平驱动(b)高电平驱动R为限流电阻③基本特点a清晰悦目b工作电压低1.5-3c体积小寿命长d响应速度快1-100nse颜色丰富（2）液晶显示器件（LCD)液晶显示器件有以下一些特点①低压微功耗，②平板型结构，③被动显示型（无眩光，不刺激人眼，不会引起眼睛疲劳），④显示信息量大（因为像素可以做得很小），⑤易于彩色化（在色谱上可以非常准确的复现），⑥无电磁辐射（对人体安全，利于信息保密），⑦长寿命（这种器件几乎没有什么劣化问题，因此寿命极长，但是液晶背光寿命有限，不过背光部分可以更换）。液晶的发现液晶的发现可追溯到19世纪末，1888年奥地利的植物学家在作实验时发现，当加热使温度升高到一定程度后，结晶的固体开始深解。但溶化后不是透明的液体，而是一种呈混浊态的粘稠液体，并发出多彩而美丽的珍珠光泽。当再进一步升温后，才变成透明的液体。这种混浊态粘稠的液体是什么呢？他把这种粘稠而混浊的液体放到偏光显微镜下观察，发现这种液体具有双折射性。于是德国物理学家D·Leimann将其命名为“液晶”，简称为“LC”。在这以后用它制成的液晶显示器件被称为LCD。2显示译码器七段字符显示器b=c=f=g=0，a=d=e=1时a=c=d=e=f=g=0，b=1时共阳极2、显示译码器真值表仅适用于共阳极LED真值表0000001100111100100100000110100110001001000100000000111100000000000100a的卡诺图3、集成显示译码器引脚排列图功能表辅助端功能在多路数据传输过程中，能够从一组数据中选择一路信号进行传输的电路控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0Y7.5数据选择器1.四选一数据选择器（1）逻辑抽象7.5数据选择器令：输入输出DA1A0YD000D101

D210D310D0D1D2D3&11A1A0D0D1D2D3Y2集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展7.5.2数据分配器

能够将1个输入数据，根据需要传送到m个输出端中的任何一个输出端的电路成为数据分配器，和我们前面讲的数据选择器逻辑功能真好相反。其输入选择信号个数与数据选择器是一样的都存在着：m=2n1路-4路分配器数据输出输入数据DA1A07.5.2数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据逻辑图２集成数据分配器及其应用集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地址输入端数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统本节小结数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，