基于FPGA的计算机组成原理及探索

本文格式为Word版，下载可任意编辑——基于FPGA的计算机组成原理及探索

计算机组成原理是一门精细联系硬件的计算机根基核心课程，主要内容包括CPU设计、存储器层次布局、I/O设备接口、指令集、系统架构等。通过对FPGA的计算机组成原理探索极大地提高工作效率，FPGA的可编程特性使得系统的性能提升和扩展变得分外便当和简易。

FPGA；组成原理；探索

前言：

近年来已经开头探索使用FPGA（现场可编程门阵列，FieldProgrammableGateArray）组织计算机组成原理课程的测验。与传统硬件电路相比，FPGA具有可编程、高集成度、开发周期短、硬件升级空间大等优点。

一、FPGA技术的进展现状

FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的根基上进一步进展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而展现的，既解决了定制电路的缺乏，又抑制了原有可编程器件门电路数有限的缺点。FPGA采用了规律单元阵列LCA（LogicCellArray）这样一个概念，内部包括可配置规律模块CLB（ConfigurableLogicBlock）、输入输出模块IOB（InputOutputBlock）和内部连线（Interconnect）三个片面。

FPGA的根本特点主要有：1、采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。2、FPGA可做其它全定制或半定制ASIC电路的测试样片。3、FPGA内部有丰富的触发器和I/O引脚。4、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5、FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM举行编程。

用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状FPGA恢复成白片，内部规律关系消散，因此，FPGA能够反复使用。掉电后，FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用分外生动。与FPGA对应的还有DSP处理器，DSP处理器速度虽然很快，并对大量DSP应用来说很有用，但仍有一些应用要求性能再进一步提升，而FPGA供给了更高的性能。FPGA可以生成一个定制硬件设计，从而操纵规律能够在硬件中实现，不必再利用精确的时钟周期来实现操纵功能。此外，通过裁减硬件架构，FPGA可以供给额外的性能。

二、FPGA设计原那么

在FPGA设计中，有大量重要的原那么和规律可循，掌管这些原那么和规律，人们可以设计出大量高性能的电子系统。

（1）硬件原那么

硬件原那么主要针对HDL代码编写而言的。硬件描述语言，它通过对硬件的抽象，最终实现在芯片内部的实际电路。因此评判一段HDL代码的优劣的最终标准是：其描述并实现的硬件电路的性能（主要是指面积和速度）。评价一个设计的代码水平，主要从设计工程师所想象的硬件实现方案的效率以及合理性来分析。

（2）系统原那么

一个硬件系统，通过何种方式举行模块划分与任务调配，使用算法和实现功能，以及FPGA的规模估算、数据接口设计等，概括到FPGA的设计就要求对设计的全局有个宏观上的合理安置。一般来说实时性要求高、频率快、功耗小的功能模块适合使用CPLD实现。而FPGA与CPLD相比，更适合实现规模较大、频率较高、寄放器资源使用较多的设计。

（3）面积和速度的平衡与互换原那么

这是在举行FPGA设计时的一个重要原那么。这里“面积”是指一种设计所要消耗FPGA/CPLD的规律资源的数量，对于FPGA可以用所消耗的触发器（FF）和查找表（LUT）来衡量，更一般的衡量方式可以用设计所占用的等价规律门数。“速度”是指设计在芯片上稳定运行，所能够达成的最高频率，这个频率由设计的时序状况抉择，和设计得志的时钟周期，时钟建立时间（ClockSetupTime），时钟保持时间（ClockHoldTime）等众多时序特征量紧密相关。面积和速度是对立统一的冲突体。要求一个设计同时具备运行频率最高而且面积最小是不现实的。科学的设计方法是在得志设计时序要求的前提下，占用最小的芯片面积。或者在所规定的面积下，频率更高。

（4）同步设计原那么

采用同步时序设计是FPGA设计的一个重要原那么。它可以使静态时序分析变得简朴而且稳当，能有效地制止毛刺的影响，使设计更加有效，还可以减小环境对芯片的影响。在遵循这一原那么的时候，理应尽可能的在设计中使用同一时钟，时钟走全局网络，同时制止使用混合时钟采样数据。

三、基于FPGA的计算机组成原理测验设计

1、基于FPGA的计数器设计

我们安置了一个在FPGA上实现计数器的测验，用Verilog语言编写一段简朴的代码实现用FPGA板上的LED灯举行计数的目的。通过这个测验可以初步掌管FPGA分频、计数的原理。

测验流程包括以下几个步骤：①完成规律设计片面；②用ISE自带的仿真器举行仿真，确保规律无误；③通过ADEPT和USB数据线下载到FPGA测验板上举行功能验证。

2、基于FPGA的简朴ALU设计

BASYS2测验板中一共供给8个开关键，测验中需要用2个开关键操纵ALU，2个开关键选择输出，因此我们要复用4个开关键。寄放器A、寄放器B、寄放器C没有在FPGA上指定。ALU通过FPGA核心芯片实现，概括的功能要求包括：开关组A用FPGA中的一组4位开关键实现，这组开关键既是寄放器A又是寄放器B的输入源，通过按钮组A实现复用；寄放器A和寄放器B需要具备清零功能和锁存功能，锁存功能不能替代为D触发器的功能，否那么结果不能保存在寄放__器中，也就不能在LED中输出。ALU需要实现6种根本操作：加、减、乘、除、移位和清零，并把结果存入寄放器C中。多路选择器由一个开关组操纵，可以显示寄放器A、寄放器B、寄放器C和0这4种结果，最终结果需要在FPGA测验板上用LED灯表达出来。

3、基于FPGA的简朴CPU设计

（1）预存储指令模块。主要功能是存储确定数目的指令。现代计算机系统中有大量指令的类型，最经典的划分包括RISC、CISC和VLIW等，我们商定指令的类型为32位RISC指令并商定指令格式。

（2）操纵器模块。操纵器在整个系统中分外重要，负责整个系统的任务调配，而操纵器又可以持续细化出以下几个子模块：取指令模块、判断指令类型模块、提取操作数模块和返回操作结果模块。各个模块的功能如下：①取指令模块：操纵器需要供给循环取指令的机制；②判断指令类型模块：操纵器需要根据对应位上的数字判断指令类型，返回相应的信息给提取操作数模块；③提取操作数模块：根据指令类型提取相应的操作数并把指令类型和操作数送给接下来处理的器件；④返回操作结果模块：等待器件返回结果的处理结果，得到结果后采取对应的操作。

（3）寄放器组模块。寄放器组模块实现的主要功能是模拟CPU内的高速寄放器组。这个模块要实现3个根本操作：寄放器的读写和返回相应的结果给操纵器。

（4）ALU模块。ALU模块是整个CPU系统里面的另一个核心，需要实现规律计算的功能，包括加减乘除、移位、清零、取反、按位与、按位或、返回操作结果等。多种指令的类型都涉及ALU模块，因此ALU模块也往往是优化的核心。

（5）PC寄放器模块。该模块用来操纵需要提取指令的位置。

（6）内存模块。该模块主要功能是模拟CPU的内存功能，供给根本读写和返回结果操作。在测验设计中可以通过建立多个模块实现组合功能，并且实现每个模块间的通信，因此要在操纵器中参与一个实例化的模块。在这么多模块中，除了操纵器