复习微机原理课程

微机原理课程复习2023/2/152提要一、8086学习要点二、51单片机学习要点三、实验与项目四、主要题型一、8086学习要点第1章微型计算机系统概述2023/2/154微机系统结构示意图地址总线（AB)数据总线（DB)控制总线（CB)2023/2/155第1章微型计算机系统概述数制及转换有符号数的补码表示机器字长正数的补码等于其原码。负数的补码等于其原码除符号位保持不变外，其余各位按位取反再加1。注意：如无特别说明，有符号数都是用补码表示。一旦采用补码进行加减运算，所有参加运算的数及运算结果都是用补码表示的。操作数类型不匹配时，需要做符号扩展。2023/2/156第1章微型计算机系统概述有符号数运算时的溢出问题溢出：两个有符号数进行加减运算时，运算结果超出可表示的有符号数的范围。两个同号数相加，或两个异号数相减时，可能出现溢出。溢出的判别：双高位进位异或。2023/2/157第2章微机系统中的微处理器8086微处理器的外部结构8086CPU的引脚信号通过逻辑部件的处理和组合，构成系统总线（16位数据总线，20位地址总线，16条控制总线）。以8086为核心的系统中，存储器地址空间与I/O地址空间分开。2023/2/158第3章微机系统中的微处理器8086微处理器的内部结构8086在功能上由两个独立的逻辑单元组成：执行单元（EU)和总线接口单元(BIU)。EU用于完成指令所要求的运算操作。BIU用于完成指令地址计算和CPU通过系统总线访问存储器时的物理地址计算。2023/2/159内部暂存器

IP

ES

SSDSCS输入/输出控制电路执行部分控制电路123456∑ALU标志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令队列缓冲器执行单元（EU)总线接口单元（BIU)16位20位16位8位8086的内部结构2023/2/1510第2章微机系统中的微处理器8086的寄存器结构：8086内部有14个16位寄存器，可分为三组：通用寄存器（8个）段寄存器（4个）控制寄存器（2个）2023/2/1511第2章微机系统中的微处理器控制寄存器IP：保存下一条要执行指令的段内偏移地址。PSW：定义了9个标志位状态标志位（6个）表示上一次CPU运算操作的状态。控制标志位（3个）用于控制CPU的后续操作。2023/2/1512第2章微机系统中的微处理器存储器分段和物理地址的形成1MB的存储空间划分为若干个逻辑段，每段最多为空间容量64KB的存储单元。各逻辑段的起始地址必须是能被16整除的地址。段地址，偏移地址，逻辑地址，物理地址访问存储器时，段地址总是由段寄存器提供。2023/2/1513第2章微机系统中的微处理器信息的分段存储与段寄存器的关系存储器中信息的分段存储。段寄存器的分工。各种类型访问存储器时的地址成分（P19，表2.2）。2023/2/1514第2章微机系统中的微处理器字存储格式（字的低位字节存放在低地址，高位字节存放在高地址）字地址指低字节地址对准与非对准存储的字字读写总线周期2023/2/1515第2章微机系统中的微处理器寻址方式：规定操作数的方法数据有三种可能的存放方式直接包含在指令中（立即数），作为机器码的一部分，存放在存储器的代码段中。保存在微处理器内部的某个寄存器中（寄存器操作数），在指令中指定寄存器名。在内存中（存储器操作数或内存操作数），指令中给出段地址和偏移地址信息。（段寄存器默认/超越，BP基址寄存器的情况）数据的寻址方式(7种+隐含寻址)2023/2/1516第2章微机系统中的微处理器转移地址的寻址方式段内直接寻址段内间接寻址段间直接寻址段间间接寻址2023/2/1517第3章IBMPC汇编语言程序设计基本概念机器语言与汇编语言编辑、汇编与连接DEBUG常用命令2023/2/1518第3章IBMPC汇编语言程序设计指令和伪指令指令:可由汇编程序翻译成机器语言指令。伪指令:只告诉汇编程序如何进行汇编，本身并不形成及其语言指令。汇编语言语句的组成

[名称] 操作助记符 [操作数] [；注释]常数和表达式常数：数值常数，字符串常数表达式：操作数，操作符2023/2/1519第3章IBMPC汇编语言程序设计标号标号是指令机器码所在内存单元的符号地址，是转移/调用/循环指令的操作数。标号的三种属性：段值SEG偏移量OFFSET类型NEAR/FAR2023/2/1520第3章IBMPC汇编语言程序设计变量变量用于保存程序中要用到的可变的量。变量的五种属性(段、偏移、类型、长度、大小）变量的定义：数据定义伪指令伪指令DW，DD的特殊用法2023/2/1521第3章IBMPC汇编语言程序设计属性操作符标号或变量通过属性操作符得到的数都是立即数。PTR操作符类型PTR表达式可暂时改变变量或标号的类型。2023/2/1522第3章IBMPC汇编语言程序设计MOV指令传送图(P.41，图3.2，也适用于其它双操作数指令)

不能传送的5条路径立即数 立即数存储单元 存储单元段寄存器 段寄存器其它 CS其它 立即数2023/2/1523第3章IBMPC汇编语言程序设计如何判断指令正误至少有一个操作数有明确类型两个操作数都有明确类型，类型应该匹配符合指令功能要求堆栈的概念及堆栈操作指令算术运算指令加减法：计算运算结果及对标志位的设置。乘除法：指令格式，隐含寻址，区分有/无符号数。逻辑运算指令（位操作）移位和循环指令（CL)2023/2/1524第3章IBMPC汇编语言程序设计无条件转移指令(寻址方式）循环控制指令LOOP子程序定义伪指令子程序调用和返回指令（功能）2023/2/1525第3章IBMPC汇编语言程序设计汇编语言源程序的完整结构及伪指令

MOVAX,STACK MOVSS,AX MOVSP,OFFSETTOP

MOVAX,DATA1 ADDAX,DATA2 MOVSUM,AX MOVAX,DATA1+2 ADCAX,DATA2+2 MOVSUM+2,AX MOVAH,4CH INT21HCODEENDS

ENDSTARTSTACKSEGMENTSTACK DB100DUP(?) TOP LABEL WORDSTACKENDS

DATASEGMENT

DATA1DW5476H,1200H DATA2DW2198H,0400H SUMDW2DUP(?)DATAENDSCODESEGMENTASSUMECS:CODE,DS:DATA,SS:STACK

START:MOVAX,DATA MOVDS,AX

2023/2/1526第4章微处理器8086的总线结构和时序微处理器级总线微处理器外部数量有限的输入输出引脚。数据引脚，地址引脚常用控制引脚的定义（方向，功能）:MN/MX，RESET，/RD，/WR，M/IO，/BHE，INTR，/INTA系统级总线微处理器级总线通过总线控制逻辑形成系统总线。数据总线地址总线控制总线2023/2/15278086的两种工作方式（通过MN/MX选择）最小方式用于单微处理器组成的小系统8086直接产生小系统所需的全部控制信号最大方式用于多处理器系统8086提供状态信息，描述当前要执行的操作类型总线控制器8288对状态信息译码，产生相应的控制信号。第4章微处理器8086的总线结构和时序2023/2/1528最小方式系统总线形成第4章微处理器8086的总线结构和时序2023/2/15298086系统总线时序基本概念时钟周期，总线周期，指令周期，T状态读总线周期存储器读，I/O读写总线周期存储器写，I/O写第4章微处理器8086的总线结构和时序2023/2/1530第7章输入输出接口（1）存储器地址空间与输入输出地址空间端口：在输入输出地址空间，占据一个输入输出地址。65F30200外设000000FFFFFF0100KOU1KOU2KOU311223344KOU100KOU10111323201内存00000FFFFF2023/2/1531CPU接口电路I/O设备数据状态控制数据状态控制

为了将数据、状态、控制信息区分开，在接口电路中，设有不同的端口，如数据端口、状态端口、控制端口，以接收、存放、输出不同的信息。端口1端口2端口4端口3端口——用于存放信息的

8位或16位锁存器，缓冲器等。在PC机中通常为8位2023/2/1532IN/OUT指令中操作数的寻址方式直接寻址方式:端口地址在00-FFH范围内。

IN AL， 端口地址（输入）

OUT端口地址，AL （输出）例：IN AL,80HOUT9AH,AL寄存器间接寻址方式：若端口地址在0100-FFFFH范围内。

MOVDX,端口地址

IN AL,DXOUTDX,AL2023/2/1533输入输出的基本方式查询方式CPU与外设之间的联络信息和数据传输都依靠执行指令实现中断方式CPU与外设之间的联络信息通过硬件传输（INTR,/INTA)。CPU与外设之间的数据传输，是在中断服务程序中，由指令IN和OUT完成的。存储器直接存取方式（DMA)2023/2/1534中断系统中CPU对中断的管理中断请求中断源，中断的种类。中断响应中断类型号，中断向量，中断向量表。CPU对中断响应的优先次序。中断响应过程（不同类型中断获得中断类型号的方式不同，后续响应操作相同）中断返回在中断服务程序的末尾设置IRET指令实现中断返回。2023/2/1535串行异步通信接口异步传输的数据格式RS232标准(电气特性)逻辑“1”信号，电平在–3V~-15V之间；逻辑“0”信号，电平在+3V~+15V之间。使用RS-232C与微机接口时，需要将TTL电平（0~5V）与RS-232C电平进行转换。00/10/10/1111起始位

1位

数据位

5、6、7、8位不等校验位

1位

停止位1、1.5、2位不等空闲位一个帧结构低位高位二、51单片机学习要点第2章MCS-51系列单片机的结构及原理引脚功能：P9，图2-3(a)并行扩展总线：P9，图2-3(b)主要组成部分存储器89C51片内有4KB程序存储器和128B数据存储器，还可以在片外扩展64KB程序存储器和64KB数据存储器。内部数据存储器按其用途可以分为三个区域（工作寄存器区，位寻址区，用户RAM区）特殊功能寄存器：在CPU中使用的特殊功能寄存器：程序计数器PC，累加器A，寄存器B，程序状态字PSW，堆栈指针SP，数据指针DPTR。2023/2/1537CPU：包括运算器和控制器。并行I/O口：作为I/O口使用，系统扩展时形成系统总线。CPU的时序及有关概念：振荡周期，时钟周期，机器周期，指令周期。P22，图2-12。复位状态与复位电路有效的复位信号：保持两个机器周期以上的高电平复位状态：CPU和系统都处于一个确定的初始状态。P27，表2-5。(PC)=0000H,(SP)=07H,P0~P3=FFH第2章MCS-51系列单片机的结构及原理2023/2/1538第3章MCS-51系列单片机的指令系统寻址方式指令系统中指令的功能（例如：不同存储空间的数据传送需要用不同的传送指令实现，堆栈操作指令）加/减法指令执行结果对标志位的影响指令的正确用法2023/2/1539第4章MCS-51汇编语言程序设计伪指令：ORG,END,DB,DW,EQU控制转移指令：无条件转移：LJMP

addr16,AJMP

addr11,SJMP

rel,JMP

@A+DPTR条件转移JZ

rel

JNZ

rel

CJNEDJNZ2023/2/1540第4章MCS-51汇编语言程序设计调用和返回指令调用指令

LCALLaddr16 ACALLaddr11子程序返回RET中断返回RETI2023/2/1541第5章定时/计数器定时器/计数器相关SFR的结构、控制作用和设置方法。重点掌握模式1、模式2的应用。会计算定时/计数初值。会编写定时/计数的应用程序。2023/2/1542第5章定时/计数器2023/2/1543第5章定时/计数器定时器应用：根据定时时间长短，定时的重复性，确定工作模式与定时初值。通过对控制寄存器的编程，选择适当的工作模式。送出初值，启动定时器工作，满足控制要求的应用程序。2023/2/1544第6章串行接口串行通信基本概念串行口的控制寄存器

SBUF、SCON、PCON中的SMOD重点掌握模式1的特点与应用波特率控制应用程序读/写（初始化，查询方式收发通信）2023/2/1545串行口初始化初始化：选择工作方式、波特率、中断等（设置SCON、PCON、TMOD、TCON、TH1、TL1、IE、IP、SBUF）。查询方式发送：先发送一个字符，等待TI=1后再发送下一个字符。查询方式接收：REN=1、RI=0等待接收，当RI=1，从SBUF读取数据。2023/2/1546第7章中断系统中断概念中断源及入口地址各SFR的结构、控制作用和设置方法中断响应过程中断应用程序的读/写（程序功能，执行顺序）2023/2/1547第7章中断系统中断源外部2个：/INT0、/INT1。内部4个：片内定时器/计数器T0、T1的溢出中断源；串行口的发送/接收中断。SFR中的中断请求标志位。TSCON和SCON中的中断请求标志位（置位和复位），外中断触发类型控制位。中断控制中断允许寄存器IE和中断优先级寄存器IP的设置。2023/2/1548第7章中断系统中断处理过程的3个阶段：中断响应、中断处理和中断返回。中断响应过程：1）置位相应的优先级状态触发器。2）执行一条硬