第四章组合逻辑电路

相关知识回顾：逻辑运算逻辑门第四章组合逻辑电路与或非异或同或非门与门或门与非门或非门异或门同或门本章任务：1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用由逻辑门组成(2)学习常用中规模集成模块(3)了解电路中的竞争和冒险现象本章重点(1)掌握分析和设计组合电路的基本方法加法器比较器译码器编码器选择器分配器本章基本内容(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用第四章组合逻辑电路4.2组合电路的分析和设计4.3若干常用的组合逻辑电路4.4组合逻辑电路中的竞争—冒险现象小结4.1概述第一节概述逻辑功能的描述组合逻辑电路的特点组合逻辑电路输入：逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)特点：电路由逻辑门构成；不含记忆元件；输出无反馈到输入的回路；输出与电路原来状态无关。输出：X1、X2、…、XnF1、F2、…、Fm一组合逻辑电路的分析方法二组合逻辑电路的设计方法第二节组合电路的分析和设计一组合逻辑电路的分析方法分析已知逻辑电路功能步骤：输出函数表达式简化函数真值表描述电路功能已知组合电路例：试分析右图所示逻辑电路的功能。

因此该电路为少数服从多数电路，称表决电路。解：（1）由电路图得逻辑表达式（2）由逻辑表达式得真值表ABCF00000010010001111000101111011111真值表（3）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。例：试分析下图所示逻辑电路的功能。解：（1）由电路图得表达式（2）列出真值表自然二进制码格雷码B3B2B1B0G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）列出真值表（1）由电路图得表达式

本电路是自然二进制码至格雷码的转换电路。（3）分析功能注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。

推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二进制码至格雷码的转换二组合逻辑电路的设计方法步骤：根据要求设计出实际逻辑电路确定输入、输出列出真值表写出表达式并简化画逻辑电路图形式变换根据设计所用芯片要求选择所需门电路根据设计要求分析题意，将设计要求转化为逻辑关系，这一步为设计组合逻辑电路的关键一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）列出真值表二、写出函数式三、选定器件类型四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD）五、画出逻辑电路图，或下载到PLD

六、工艺设计4.2.2组合逻辑电路的设计方法例：半加器的设计（1）半加器真值表（2）输出函数（3）逻辑图

输入输出被加数A加数B和S进位C0000011010101101（4）逻辑符号例：半加器的设计解：（1）半加器真值表（2）输出函数

输入输出被加数A加数B和S进位C0000011010101101分析：半加器是将两个一位二进制数相加求得和及向高位进位的电路。因此，有两个输入（加数与被加数）及两个输出（和与进位）。

设被加数和加数分别为A和B，和与进位分别为S、C，真值表为：（3）逻辑图（4）逻辑符号（2）输出函数

由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：半加器逻辑符号将用“异或”门实现的半加器改为用“与非”门实现函数表达式变换形式：用“与非”门实现半加器逻辑图如图所示：

全加器是实现例：全加器的设计。学生自己完成逻辑电路全加器逻辑符号全加器真值表

输入输出

AiBiCiSiCi+10000000110010100110110010101011100111111一位二进制数一位二进制数低位来的进位相加和高位进位例：试将8421BCD码转换成余3BCD码。8421码余3码

B3B2B1B0E3E2E1E0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010

ΦΦΦΦ

111011ΦΦΦΦ121100

ΦΦΦΦ131101ΦΦΦΦ141110ΦΦΦΦ151111ΦΦΦΦ（2）卡诺图（1）真值表（2）卡诺图（3）表达式（4）电路图（3）表达式8421BCD码余3码

组合逻辑电路的设计过程返回返回设计举例：设计一个监视交通信号灯状态的逻辑电路如果信号灯出现故障，Z为1RAGZ设计举例：1.抽象输入变量:红（R）、黄（A）、绿（G）输出变量：故障信号（Z）2.写出逻辑表达式输入变量输出RAGZ00010010010001111000101111011111设计举例：3.选用小规模SSI器件4.化简5.画出逻辑图编码器译码器数据选择器加法器数值比较器第三节若干常用的组合逻辑电路4.3若干常用组合逻辑电路4.3.1编码器编码：将输入的每个高/低电平信号变成一个对应的二进制代码普通编码器优先编码器一、普通编码器特点：任何时刻只允许输入一个编码信号。例：3位二进制普通编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用无关项化简，得：二、优先编码器特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。例：8线-3线优先编码器（设I7优先权最高…I0优先权最低）输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X1000000001100000000008线—3线优先编码器CT74LS148编码输出编码输入使能输入使能输出扩展输出一编码器～～：编码输出端。：使能输入端；＝０时，编码，＝１时，禁止编码。：使能输出端，编码状态下（=0），若无输入信号，=0。：扩展输出端，编码状态下（=0），若有输入信号，=0。管脚定义：：输入，低电平有效，优先级别依次为～。一编码器选通信号选通信号附

加

输

出

信

号为0时，电路工作无编码输入为0时，电路工作有编码输入输入输出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110状态11不工作01工作，但无输入10工作，且有输入00不可能出现附加输出信号的状态及含意控制端扩展功能举例：例： 用两片8线-3线优先编码器 16线-4线优先编码器其中，的优先权最高···（二）编码器的应用（3）第一片工作时,编码器输出：0000-0111

第二片工作时,编码器输出:1000-1111解：（1）编码器输入16线,用两片8-3线编码器，高位为第一片，低位为第二片。高位低位（2）实现优先编码：高位选通输出与低位控制端连接。例：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。一编码器状态11不工作01工作，但无输入10工作，且有输入00不可能出现第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片时表示对的编码低3位输出应是两片的输出的“或”三、二-十进制优先编码器将编成0110~1110的优先权最高，

最低输入的低电平信号变成一个对应的十进制的编码

二－十进制优先编码器74LS147的逻辑图返回一编码器4.3.2译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等一、二进制译码器例：3线—8线译码器输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表逻辑表达式：用电路进行实现用二极管与门阵列组成的3线－8线译码器

集成译码器实例：74HC138低电平输出附加控制端74HC138的功能表：输入输出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111使能端的两个作用：（1）消除译码器输出尖峰干扰EN端正电平的出现在A0-A2稳定之后；EN端正电平的撤除在A0-A2再次改变之前。

（2）逻辑功能扩展

例：用3—8译码器构成4—16译码器。

避免A0-A2在变化过程中引起输出端产生瞬时负脉冲。二译码器利用附加控制端进行扩展例：用74HC138（3线—8线译码器）4线—16线译码器D3=1D3=0二、二—十进制译码器将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生例：74HC42三、显示译码器1.七段字符显示器如：（三）数字显示译码器1.七段数码管2.七段显示译码器共阴极共阳极：高电平亮：低电平亮每一段由一个发光二极管组成。输入：二—十进制代码输出：译码结果，可驱动相应的七段数码管显式示正确的数字。2.BCD七段字符显示译码器 （代码转换器）7448输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表卡诺图BCD－七段显示译码器7448的逻辑图7448的附加控制信号：（1）灯测试输入当时，Ya~Yg全部置为17448的附加控制信号：（2）灭零输入当时，时，则灭灯7448的附加控制信号：（3）灭灯输入/灭零输出输入信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭输出信号，称灭零输出端：只有当输入，且灭零输入信号时，才给出低电平因此表示译码器将本来应该显示的零熄灭了

用7448驱动BS201的连接方法返回例：试用CT74LS138和与非门构成一位全加器。解:全加器的最小项表达式应为（四）译码器的应用Si=Ci+1=

例4.3.3的电路返回二译码器用译码器设计组合逻辑电路

用N变量二进制译码器和门电路（与非门或者或门）定能获得任何形式输入变量数目不大于N的组合逻辑函数二译码器三数据选择器和数据分配器

在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。将传送来的或处理后的信息分配到各通道。数据选择器数据分配器多输入一输出选择一输入多输出分配发送端，并—串接收端，串—并数据选择器（一）分类：二选一、四选一、八选一、十六选一双四选一数据选择器CT74LS153使能端输出端数据输入公用控制输入

双4选1数据选择器74LS153返回数据选择器

采用CMOS传输门结构的数据选择器CC14539返回数据选择器双四选一数据选择器CT74LS153简易符号数据选择器八中选一数据选择器CT74LS151八选一需三位地址码数据选择器（二）数据选择器的应用例：试用最少数量的四选一选择器扩展成八选一选择器。解：（1）用一片双四选一数据选择器，实现八个输入端。（2）用使能端形成高位地址，实现三位地址，控制八个输入。数据选择器例：试用四选一数据选择器构成十六选一的选择器。第一级分为四组第二级控制选择第一组中的一组。数据选择器用数据选择器设计组合逻辑电路

用具有N位地址输入的数据选择器，可以产生任何形式输入变量数目不大于N+1的组合逻辑函数数据选择器例4.3.5的电路返回数据选择器

例4.3.6的电路返回数据选择器数据分配器（一）数据分配器的功能分配器与选择器的功能相反

当F=1时它即为普通的译码器。一输入多输出逻辑符号（二）数据分配器的应用例：用数据选择器和分配器实现信息的“并行—串行—并行”传送。由译码器连成的数据分配器0000110译码禁止译码01数据分配器四加法器（一）加法器的功能与分类功能：实现N位二进制数相加按实现方法分类：串行进位加法器超前进位加法器

双全加器74LS183

（a）1/2逻辑图（b）图形符号返回加法器（1）串行进位加法器如图：用全加器实现4位二进制数相加。低位全加器进位输出高位全加器进位输入注意：CI0=0和进位（2）超前进位加法器进位位直接由加数、被加数和最低位进位位CI0形成。直接形成进位

4位超前进位加法器74LS283的逻辑图返回四位加法器的逻辑符号加数被加数和低位进位进位N位加法运算、代码转换、减法器、十进制加法。（二）加法器的应用例：试用四位加法器实现8421BCD码至余3BCD码的转换。解：余3码比8421码多3，因此可用四位二进制加法器实现代码的转换。A3-A0：8421码B3-B0：0011（3）CI0：0

输入A（a3a2a1a0）>B(b3b2b1b0)：输出（A>B）=1；五数值比较器（一）功能：能对两个相同位数的二进制数进行比较的器件。（1）逻辑符号：A：四位二进制数输入（3为高位）A>B、A<B、A=B：输出，高有效。a>b、a<b、a=b：控制输入端，高有效。（2）逻辑功能：（自己完成比较器功能表）B：四位二进制数输入（3为高位）A（a3a2a1a0）<B(b3b2b1b0)：（A<B）=1；A（a3a2a1a0）=B(b3b2b1b0)：由控制输入决定。

1位数值比较器返回二、多位数值比较器原理：从高位比起，只有高位相等，才比较下一位。例如：

4位数值比较器CC14585的逻辑图返回（二）比较器的应用例：八位二进制数比较。例：用比较器构成用8421BCD码表示的一位十进制数四舍五入电路。解:A3～A0：8421BCD码解：位扩展，用两片4位比较器，低位的输出与高位的控制输入连接。B3～B0：0100（十进制数4）A＞B：输出端用于判别。F

将两片CC14585接成8位数值比较器返回例题4.3.8P199页模块化设计概述选择合适的集成电路；减少电路所需的模块总数；降低成本；提高电路可靠性。（1）根据电路的逻辑功能要求画出电路结构框图，且按功能将其划分成若干个子方框。（2）根据各子功能框的要求，选用合适的MSI或LSI。（3）根据实际情况，有时需按传统设计方法设计出相关的接口电路和外围辅助电路。设计步骤：设计原则：

例：设计一个将8421BCD码转换成余3BCD码的码组转换器。（2）采用与逻辑电路输出端等同数量的数据选择器且附加门（本题需用四个选择器）。（3）采用译码器附加相应数量门