第9章输入输出组织练习题

1.关于在I/O设备与主机间交换数据的叙述中，错误的是（）。A.中断方式下，CPU需要执行程序来实现数据传送任务B.中断方式和DMA方式下，CPU与I/O设备都可并行工作C.中断方式和DMA方式中，快速的I/O设备更适合采用中断方式传递数据D.若同时接到DMA请求和中断请求，CPU优先响应DMA请求。C√×考I/O数据传输概念√√2.计算机系统总线包括①地址总线、②数据总线和③控制总线。若采用DMA方式传送数据，需要DMA控制器控制的是（）。A.①②B.②③C.①③D.①②③D√××考总线及MDA控制器与总线接口×3.在DMA方式下，数据从内存传送到外设经过的路径是（）。A.内存→数据总线→外设B.内存→DMAC→外设C.内存→CPU→总线→外设D.外设→内存B√考DMA数据传输通道4.中断向量表中保存的是（）。A.被中断程序的返回地址B.中断服务程序的入口地址C.中断优先级D.中断源编码B√考中断向量的概念5.在下列情况下，可能不发生中断请求的是（）。A.DMA操作结束B.一条指令执行完毕C.机器出现故障D.执行“软中断”指令B√考中断的概念每条指令执行完都检测是否有中断申请，并不表示每条指令执行完都发中断请求6.中断的概念是（）。A.暂停正在运行的程序B.暂停对内存的访问C.暂停CPU运行D.I/O设备的输入或输出A√考中断的定义7.中断判优逻辑和总线仲裁方式类似，下列说法正确的是（）Ⅰ.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理及开销和增加控制线数为代价的Ⅱ.在总线仲裁方式中，计时器定时有一根总线请求（BR）和一根设备地址线，若每次计数器都从0开始，则设备号小的优先级高Ⅲ.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式。Ⅳ.中断判优逻辑可以通过硬件实现，也可以通过软件实现A. Ⅰ、Ⅲ B.Ⅰ、Ⅲ、ⅣC. Ⅰ、Ⅱ、Ⅳ D.Ⅰ、Ⅳ√√√×B？有冗余项！㏒2(n+1)根设备地址线正确8.当有中断源发出请求时，CPU可以执行相应的中断服务程序，以下可以提出中断的是（）Ⅰ.外部事件Ⅱ.CacheⅢ.浮点运算下溢Ⅳ.浮点运算上溢A. Ⅰ、Ⅲ B.Ⅱ、Ⅲ、ⅣC. Ⅰ、Ⅳ D.Ⅰ、Ⅲ、Ⅳ√√×C？Cache,完全是硬件管理的，与软件没有关系，题目中暗示：中断源发出请求时CPU可以执行相应的中断服务程序!浮点运算下溢，结果是机器0，不溢出！×××有冗余项！Ⅱ.Cache×9.以下说法错误的是()A.中断服务程序一般是操作系统模块B.中断向量方法可以提高中断源的识别速度C.中断向量地址是中断服务程序的入口地D.重叠处理中断的现象称为中断嵌套C√√？×√不是很严谨，用户也可以自己编写中断服务程序！中断向量是中断服务程序的入口地址（有的系统还包括PSW）；中断向量地址：是中断向量存在内存的地址，IBM是将中断类型号×4获得。一般出题人的意图，考你的知识点，审题要根据这两点去找最符合题意的答案中断向量地址10.关于程序中断方式和DMA方式的叙述错误的是()Ⅰ.DMA的优先级比程序的优先级高Ⅱ.程序中断要保护现场，DMA方式不需要保护现场Ⅲ.程序中断方式的中断请求是为了报告CPU数据的传输结束，而DMA方式的中断请求完全是为了传送数据只有Ⅱ B.Ⅱ、ⅢC. 只有Ⅲ D.Ⅰ、ⅢC√√×考中断与DMA的特点正好说反了11.下列说法中错误的是（）Ⅰ.程序中断过程是由硬件和中断服务程序共同完成的Ⅱ.在每条指令的执行过程中，每个总线周期要检查一次有无中断请求Ⅲ.检测有无DMA请求，一般安排在一条指令执行过程的末尾Ⅳ.中断服务程序的最后一条指令是无条件转移指令A. Ⅲ、Ⅳ B.Ⅱ、Ⅲ、ⅣC. Ⅱ、Ⅳ D.Ⅰ、Ⅱ、Ⅲ、Ⅳ√×B××在每条指令执行过程的末尾检查在每个机器周期结束时检查中断返回指令RETI有冗余项！Ⅳ12.能产生DMA请求的总线部件是()Ⅰ.高速外设Ⅱ.需要与主机批量交换数据的外设Ⅲ.具有DMA接口的设备只有Ⅰ B.只有ⅢC. Ⅰ、Ⅲ D.Ⅱ、ⅢB√×DMA传输是在DMA控制器的控制下完成的，必须有DMA控制器！×13.某计算机有4级中断，优先级从高到低为1→

2

→3→4。若将优先级顺序修改，改后1级中断的屏蔽码1101，2级中断的屏蔽码0100，3级中断的屏蔽码1111，4级中断的屏蔽码0101，则修改后的优先顺序从高到低为()1→

2

→3→4 B.3→

1

→4→21→

3

→4→2 D.2→

1

→3→4B√××由于选择是唯一的。×3级中断的屏蔽码11113的优先级是最高的！从高到低排都要排第1位！有冗余项！要会根据优先级写屏蔽码也会根据屏蔽码找优先级顺序！14.下列不属于程序控制指令的是()无条件转移指令B.有条件转移指令中断隐指令D.循环指令C√程序控制指令是用户在编写程序时可以直接使用的指令。×中断隐指令是为了说明中断响应过程中，CPU硬件完成的操作，是假想的指令，实际上是不存指令，用户在编程时无法使用。√√循环指令也属于转移指令，A、B、D是同类。用排他就可以把正确的找出来。15.在配有通道的计算机系统中，用户程序需要输入/输出时，引起的中断是()访管中断B.I/O中断程序性中断D.外中断A√××在配有通道的系统中，输入输出要经过两次中断，第1次中断是通过操作系统提供的访管调用，由用户态进入系统核心态，完成通道配置执行通道指令，完成数据传输。第2次中断是数据传输结束，进行数据传输结束处理。×CPU运行I/O管理程序通道运行存放在主存中的通道程序向CPU发中断请求CPU运行用户程序编制通道程序登记或处理组织I/O操作请求I/O访管指令启动I/O通道响应I/O中断请求CPU结束中断处理返回用户程序通道的基本工作过程CPU通过执行I/O指令以及处理来自通道的中断实现对通道的管理。I/O指令比较简单，仅负责通道的启动和停止。来自通道的中断有两种，一种是数据传输结束中断，一种是通道故障中断例15.在中断响应周期中，CPU主要完成的工作时()关中断，保护断点，发中断响应信号并形成向量地址B.开中断，保护断点，发中断响应信号并形成向量地址关中断，执行中断服务程序D.开中断，执行中断服务程序A×中断响应周期，与中断服务过程不要搞混√××中断响应周期中断响应周期，由硬件执行中断隐指令例18.下列叙述()是正确的程序中断方式和DMA方式中实现数据传送都需要中断请求B.程序中断方式有中断请求，DMA方式中没有中断请求程序中断方式和DMA方式中都有中断请求，但目的不同D.DMA要等指令周期结束时才可以进行周期窃取C×√？×在每个机器周期结束都可以进行DMA响应指令周期结束√数据传送×例19.关于中断和DMA，下列说法正确的是()A.DMA请求和中断同时发生时，响应DMA请求B.DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应C.非屏蔽中断请求优先级最高，可屏蔽中断优先级最低D.如果不开中断，所有中断请求就不能响应A√×软件中断不受IF限制，如INTN硬件故障优先级最高DMA请求响应可以在一个机器周期结束进行××例20.以下关于DMA方式的叙述，错误的是()A.在DMA方式下，DMA控制器向CPU请求的是总线使用权B.DMA方式可以用于键盘和鼠标的数据输入C.在数据传输阶段，不需要CPU介入，完全由DMA控制器控制D.DMA方式要用到中断处理B√×DMA传输结束时要申请中断处理DMA只能用于数据传输，不能进行复杂事务处理√√例21.在主机与外设的信息传送中，()不是一种程序控制方式A.直接程序传送B.程序中断C.直接存储器存取（DMA方式）D.通道控制C√×执行通道程序完成数据传输√√DMA控制器完成数据传输，完全靠硬件控制例22.CPU对通道的启动是通过()实习的。A.自陷B.中断C.I/O指令D.通道指令字C×通道指令字是通道完成数据传输的√通道通过中断调用系统访管指令进入系统核心态，然后CPU执行I/O指令启动通道××启动例23.通道程序结束时引起的中断是()。A.机器校验中断B.I/O中断C.程序性中断D.外中断B×程序中断是只CPU执行程序引起的中断√××结束校验中断是指数据传输出错例24.由多个通道组成的I/O系统中，I/O系统的最大流量是()。A.各通道最大流量的最大值B.各通道最大流量之和C.各通道实际流量的最大值D.各通道实际流量之和B×√××例25.在DMA方式传送数据的过程中，由于没有破坏()的内容，所以CPU可以正常工作（访存除外）。A.程序计数器B.程序计数器和寄存器C.指令寄存器D.堆栈寄存器B√√√√？DMA方式传送数据的过程DMA传输是在DMA控制器控制下完成的。不破坏CPU工作现场。CPU要正常工作，就意味PC没有破坏，程序执行时所有寄存器内容也没有破坏。指令寄存器、堆栈寄存器已经包含在寄存器中。选B最合适！例26.在DMA方式下，数据从内存传送到外设经过的路径()。A.内存→数据总线→数据通路→外设B.内存→数据总线→DMAC→外设C.内存→数据通路→数据总线→外设D.内存→CPU→外设B×√××例27.以下4个步骤在通道工作过程中的正确顺序是()。①组织I/O操作；②向CPU发中断请求；③编制通道程序；④启动I/O通道A.①→②→③→④B.②→③→①→④C.④→③→②→①D.③→④→①→②D×√？×在通道工作方式下，有两次中断①一次是执行访管，②另一次通道工作结束通过中断的方式告诉CPU！②要么在开始要么在最后？CPU运行I/O管理程序通道运行存放在主存中的通道程序向CPU发中断请求CPU运行用户程序编制通道程序登记或处理组织I/O操作请求I/O访管指令启动I/O通道响应I/O中断请求CPU结束中断处理返回用户程序通道的基本工作过程CPU通过执行I/O指令以及处理来自通道的中断实现对通道的管理。I/O指令比较简单，仅负责通道的启动和停止。来自通道的中断有两种，一种是数据传输结束中断，一种是通道故障中断例28.某数组多路通道最大数据传输率为1MB/s，它有10个子通道，则每个子通道的最大数据传输率为()。A.100KB/sB.1MB/sC.介于A、B之间D.小于100KB/sB×√××①字节多通道②选择通道(高速通道）③数组多通道分时、类似于进程调度的时间片轮转法类似于进程调度的先来先服务或优先级高的先服务法例1.在一个8级中断系统中，硬件响应中断从高到低优先顺序是：I1→I2→I3→I4→I5→I6→I7→I8，设置中断屏蔽寄存器后，中断响应优先顺序变为：I1→I5→I8→I3→I2→I4→I6→I7。试问：①应如何设置屏蔽码？②如果CPU在执行一个应用程序时有I5、I6、I7级3个中断按次序到达，I8在I6没有处理完以前到达，在处理I8时I2中断申请又到达CPU，试画出CPU响应这些中断的顺序示意图。解：①8级中断，在每一级中断中都要设置中断屏蔽码，设置的原则是高优先级可以中断低优先级。中断级I1I2I3I4I5I6I7I8I111111111I2I3I4I5I6I7I8中断屏蔽字“1”表示不允许中断“0”表示允许中断I1→I5→I8→I3→I2→I4→I6→I7。11111111111111111111111111110000000000000000000000000000②因为中断优先级从高到低的顺序为：I1→I5→I8→I3→I2→I4→I6→I7I8到达，虽然I6未执行完，但I8优先级高I6被中断。I2到达，但I2优先级比I8低I5I6I8I5执行完返回到主程序再执行中断I6I2I6I7I8执行完返回到I6但I2优先级比I6高，I6被中断，执行I2I2执行完返回到I6I6执行完，返回到主程序再执行I7I7执行完，返回到原程序I5I6I7依次到达，I5优先级最高，先执行中断I5I5I6I7；I8在I6没有处理完以前到达，在处理I8时I2中断申请又到达这部分内容搞懂了，那么OS中的作业调度（或进程调度）的时序图和周转时间等概念应该没有问题了CPU从什么地方中断返回到什么地方！例2.某计算机系统有4级中断，I1，I2，I3，I4，中断响应优先顺序是：I1→I2→I3→I4。每级中断对应一个屏蔽码，屏蔽码中“1”表示禁止中断（关中断），“0”表示允许中断（开中断），各级中断处理程序与屏蔽码的关系如图所示。中断处理程序屏蔽码I1I2I3I4I11111I20111I30011I40001①确定中断处理的优先次序？②在ti时刻I1，I2

和I4级同时产生中断，在中断处理完后，在tj时刻I3级发出中断申请，CPU为I3服务时，I1级发出请求；CPU为I1服务时，I2级发出请求。试画出CPU运行轨迹。③若将中断处理次序设置为：I1→I4→I3→I2，将怎样设置优先码？④按照③确定的中断处理次序I1→I4→I3→I2，画出在②情况下CPU的运行轨迹。参考书有错！解：①中断处理的优先次序为：

I1→I2→I3→I4②在ti时刻I1，I2

和I4级同时产生中断，在中断处理完后，在tj时刻I3级发出中断申请，CPU为I3服务时，I1级发出请求；CPU为I1服务时，I2级发出请求。试画出CPU运行轨迹。I1TjI4I2I2I3I1I2I4依次到达，I1优先级最高，先执行中断I1TiI1CPUI2I3解：③若将中断处理次序设置为：I1→I4→I3→I2，将怎样设置优先码？中断处理程序屏蔽码I1I2I3I4I11111I20100I30110I40111解：④按照③确定的中断处理次序I1→I4→I3→I2，画出在②情况下CPU的运行轨迹。(②在ti时刻I1，I2

和I4级同时产生中断，在中断处理完后，在tj时刻I3级发出中断申请，CPU为I3服务时，I1级发出请求；CPU为I1服务时，I2级发出请求。试画出CPU运行轨迹。)I1TjI2I2I4I3I1I2I4依次到达，I1优先级最高，先执行中断I1TiI1CPUI2I313.中断响应有高到低的优先次序宜用()访管→程序性→机器故障B.访管→程序性→重新启动外部→访管→程序性D.程序性→I/O→访管B√×硬件故障最高，其次软件故障非屏蔽中断高于可屏蔽中断DMA中断高于I/O设备中断高速设备中断高于低速设备