数字电子技术 教学课件 作者 包晓敏第5章 数字电子技术课件

第四章：触发器4.1概述4.2触发器4.3触发器的电路结构和逻辑功能间的关系锲而不舍金石可镂4.1概述具有记忆功能的逻辑单元称为触发器。触发器是构成时序电路的基本单元。特点：☞具有两个稳定的状态“0”和“1”；☞根据需要可以置“0”、置“1”。分类：功能RSJKD；TT’结构基本RS同步RS主从型。边沿型4.2触发器4.2.1基本RS触发器&&RDSDQQ一、电路结构•两与非门交叉耦合而成。•两输入端RD、SD，两互补输出端Q、Q。•用Q端的状态表示触发器的状态。二、工作原理维持置00置11约束1*11010Qｎ00功能Qｎ+1RD

SD▶真值表RD—直接复位端。SD—直接置位端。0111100011111000100110010011001111≥1≥1QQSDRD或非门▶时序图QQSDRD状态不定▶动作特点输入信号时刻决定着输出状态。▶逻辑符号Q

QRD

SDQ

QRD

SD与非门或非门•结构简单。•输入信号存在约束。•电路每时每刻都接收输入信号。三、优缺点4.2.2同步RS触发器&RSQQ&&&CP一、电路结构由基本RS触发器和导引门组成。二、工作原理1

11

0010

0Qn+1=00约束1＊Qn+1=11Qn+1=QnQnRS功能Qn+1CP01111100000111100001001011▶动作特点在CP＝0时，不接收输入信号，在CP＝1时才接收。输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的翻转时刻，这是所有具有CP的触发器的共同特点。RDSD▶时序图RCPSQ干扰错误▶逻辑符号三、缺点♪输入仍有约束♫抗干扰能力差四、触发器逻辑功能的描述方法♥真值表♥时序图♥特性方程Qn+10001111001RSQn111♥状态转换图01R=S=0R=0,S=1R=1,S=0R=0S=Qn+1=S+RQnSR=0Q

QR

S>cp4.2.3主从型触发器1、电路结构2、工作原理1CP&&&&RS&&&&QQ由两个同步RS触发器串接和一个电子开关组成。从触发器从触发器cpRSQnQn+10000001110011001101010011111000110011101*1一、主从RS触发器▶动作特点输入信号分两步走，在CP＝1时将输入信号接收到主触发器中，在CP＝0时再将输入信号存入到从触发器内。▶时序图CPRSQ’Q干扰，波形会怎样？▶逻辑符号3、优缺点•输入信号无约束。•易受干扰。二、主从JK触发器1、电路结构在主从RS触发器的基础上增加两根反馈线就构成了主从JK触发器。

1R

1S>C1QQRSCP2、工作原理1CP&&&&KJ&&&&QQcpJKQnQn+10001101101010101010110功能Qn+1=0Qn+1=QnQn+1=1Qn+1=Qn因为与主从RS基本相同，所以仅分析J=K=1，Q=0这一种情况。 0000111111规律J≠KJ=KJ=K=0J=K=1Qn+1=J维持计数▶特性方程Qn+1=JKQn+JKQn+JKQn+JKQn

=JQn+KQn▶时序图QKCPJ对输出状态有无影响？▶动作特点在CP=1期间，要求输入信号应稳定不变，否则有可能导致触发器误动作。▶逻辑符号多输入：3、优缺点•功能最强。•易受干扰。

>QQRdK1K2K3CP1JC11K＆＆J1J2J3Sd

1J

1K>C1QQJKCPRdSd4.2.4边沿型触发器一、COMS传输门边沿型触发器TG11TG3TG2TG4111DCPCPCPCPCPCPCPCPQQ▶工作原理CPDQn+1Qn00001000011111111000001111100011▶动作特点仅在CP由0→1的瞬间接收输入信号，其它时间输入信号的变化对触发器状态无影响。▶优缺点•抗干扰能力强，可靠性高。•功能简单。二、维持阻塞触发器1、电路结构由基本RS触发器和维持阻塞电路组成。2、工作原理&&&&&&4321DCPQQ4321—置“0“维持线—置“1“阻塞线—置“0“阻塞线—置“1“维持线CPDQn+1Qn0000001111110000011111▶特性方程▶动作特点在CP由0→1时，触发器按输入信号改变状态，在CP=1期间，即使输入信号改变，由于维持阻塞的作用，触发器的状态也不会改变，从而有效地提高了工作的可靠性。QCPD误动作否？▶时序图▶逻辑符号Q

QD

>cp4.3触发器的电路结构和逻辑功能间的关系触发器的逻辑功能和触发器的电路结构之间没有必然的联系，同一种逻辑功能的触发器可以由不同的电路结构类型，同一种电路结构的触发器可以做成不同的逻辑功能。4.2.5

T及T‘触发器T：T=0时，维持；T=1时，计数。T’：仅有计数功能。5.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.4时序逻辑电路的设计方法第五章时序逻辑电路5.1概述反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。时序逻辑电路的特点1、功能特点而且取决于上一个时刻的输出状态。包含组合逻辑电路、存储电路及反馈电路。任一时刻的输出信号不仅取决于此时刻的输入信号，2、电路特点5.2时序逻辑电路的分析方法5.2.1同步时序电路的分析方法步骤：1.由逻辑电路写出各触发器的驱动方程；2.由驱动方程和特性方程求次态方程(状态方程)；3.由电路写输出方程；4.由次态方程、输出方程画出状态转换表或状态转换图；5.判断逻辑功能。例：分析图示电路的逻辑功能。解：驱动方程：K0=1Q2Q1Q0Y1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆&1&CP∴次态方程为：输出方程：次态方程：状态转换图：Q2Q1Q0Y000000100100011010001010111111015.2.2时序电路逻辑功能的描述一、状态转换图据次态方程和输出方程由电路原态求出电路次态。二、时序图cpQ2Q1Q0三、状态转换表5.2.3异步时序电路的分析方法本内容归放到异步计数器一节中介绍5.3若干常用的时序逻辑电路5.3.1寄存器数码寄存器移位寄存器一、数码寄存器74LS175：QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c11cpRDQ3Q2Q1Q0D3D2D1D0并行输出并行输入(清0端)(寄存指令)CC4076:D3~D0:并行数据输入端；Q3~Q0：并行三态输出端；RD：直接置位端；ENA、ENB：输出控制端；ENAENB功能001

1允许输出禁止输出(高阻态)LDALDB0001011保持功能接收输入数据LDA、LDB：数据输入控制端。二、移位寄存器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiR串出(右移串入)(移位指令)▶左移移位寄存器QQ1D

>c1QQ1D

>c1QQ1D

>c1QQ1D

>c1cpQ3Q2Q1Q0DiL串出(左移串入)(移位指令)▶双向移位寄存器QQ1D>C1QQ1D>C1QQ1D>C1右左74LS194A:S1、S0—方式控制：S1S000011011功能保持右移左移并行输入5.3.2计数器计数器就是每输入一个脉冲电路的状态改变一次，因此计数器不但可以对输入脉冲进行计数，还可以用于分频、定时、产生节拍脉冲等待。工作方式同步异步计数方式加法减法计数体制二进制十进制n进制一、同步计数器1、同步二进制计数器▶加法

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0C驱动方程：状态方程：输出方程：状态转换图：00000000100010000110010001000010010001110101001100101001011011000110101110011111时序图：☞

4位同步二进制加法计数器74161：RD—异步清零端0，清零，不计数；1，正常计数。RD=CPQ2Q1Q0Q3f1/2f1/16fC

Q3Q2Q1Q0CRDLD74161EPD3D2D1D0ET>CPD3~D0：预置数输入端；LD：预置数控制端(同步方式)，LD=0，接收预置数，即Q3~Q0=D3~D0；1，不接收预置数，计数器正常计数。利用这一功能，可使计数器的初态设定为任意值，如，计数器复位后状态转换图为：00000001…1111若要求状态转换图为：01100111…1111则可让D3~D0=0110，并令LD=0，在下一个CP脉冲作用下，0110被装入计数器，然后再让LD=1，于是计数器则按要求的状态进行。EP、ET：工作状态控制端：EPET01011控制功能保持保持并使C=0计数▶减法与加法电路作同样分析可得：00000001…1111100▶可逆计数器▷单时钟十六进制加/减计数器74LS191：

Q3Q2Q1Q0C/BSLD74191U/DD3D2D1D0

>CP1CP0S:使能端U/D:加减控制端，0，加法；1，减法U/D=CP0：串行时钟输出端:CP0=S(C/B)CP1即当：S=0，CP1=0时，CP0=C/B注：异步预置数方式

1JQ1KQ>C1

1JQ1KQ>C1

1JQ1KQ>C1＆＆

1JQ1KQ>C1＆＆&CPQ3Q2Q1Q0B▷双时钟同步十六进制可逆计数器74LS193：

Q3Q2Q1Q0CORDBO74193LDD3D2D1D0

>CPUCPD>CPU：加计数脉冲输入端

;CPD:减计数脉冲输入端。异步方式接收预置数。2、同步十进制计数器▶加法

QQ

1J

CP1K>

QQ

1J

CP1K>

QQ

1J

CP1K>

QQ

1J

CP1K>&≥1&&&Q2Q1Q0Q3CCP驱动方程：次态方程：输出方程：状态转换图：00000000100010000110010000110001110100001001111100111111101111000010101011110100▷同步十进制加法计数器74LS160：

Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET>CP具有异步清零、同步预置数、保持等功能。▶减法驱动方程：次态方程：

QQ

1J

CP1K>

QQ

1J

CP1K>

QQ

1J

CP1K>

QQ

1J

CP1K>&&&Q2Q1Q0Q3BCP&&输出方程：状态转换图：0000110010100000111001100010100100000110001100010000010111101110011010110001011010100▶可逆计数器74LS190

Q3Q2Q1Q0

C/BSLD74190U/DD3D2D1D0

>CP1CP0具有加、减计数、保持、同步预置数等功能。与二进制可逆计数器一样，十进制可逆计数器也有双时钟的，如：74LS192、CC40192等。二、异步计数器1、异步二进制计数器1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1CPQ0Q2Q1000001010011100101110111减通道2、异步十进制计数器1JQ1KQ>C11JQ1KQ>C11JQ1KQ>C11JQ1KQ>C1＆CPQ2Q0Q1Q3驱动方程：状态方程：时钟方程：状态转换图：0000000100100011010001010110011110001001101010111100110111101111请同学们自己画出它的时序图。惬3、二—五—十进制异步计数器74LS290FF0：构成一位二进制计数器，计数脉冲为CP0；FF3~FF1：构成一位五进制计数器，计数脉冲为CP1。J2=1K2=1J1=Q3nK1=1J3=Q2nQ1nK3=1Q1n+1=Q3nQ1n，

CP1=CP1Q2n+1=Q2n，

CP2=Q1nQ3n+1=Q3nQ2nQ1n，

CP3=CP1000001010011100将CP1接Q0，在CP0端加计数脉冲就构成了异步十进制计数器。S91、S92—为异步置9端；R01、R02—为异步置0端。三、任意进制计数器1、大模构建小模▶反馈置“0”法：适用于具有置零功能的计数器。例1：用同步十进制加法计数器74LS160(异步清零、同步预置数)构建六进制计数器。0000000100100011010101000110011110001001

Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET>CP&1存在的问题：♪0110状态虽很短暂，但对后续电路仍会产生一定的干扰；♫

由于各触发器复位时间可能不等，如Q1先于Q2复位，则Q1复位后，立即RD=1，造成Q2不能有效复位，导致计数错误。取反馈信号改进型电路：&1

Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET>CP&&Q3Q0Q2Q1CP00000111110000RD从容复位▶反馈置数法：适用于具有预置数功能的计数器。例2：要求同例1

Q3Q2Q1Q0CRDLD74160EPD3D2D1D0ET>CP&1000000010010001101000101上述大模构建小模的方法由于没有1001这个状态，进位端C始终无输出，必须重新寻找进位。改进：00000001001000110101010001100111100010012、小模构建大模♩并行进位♪

串行进位♫

整体置零♬

整体置数▶并行进位CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP110100CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP1CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP111进位输出(H)(L)1▶串行进位CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP1CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP111进位输出(H)(L)11▶整体置零方式CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CPCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP11(H)(L)1&例3：搭建一个87进制计数器▶整体置数方式例4：同例3CQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CPCQ3Q2Q1Q0RDLD74160EPD3D2D1D0ET>CP00011(H)(L)1&0011低位计数器的第一个循环计7个脉冲，其余循环均计10个脉冲；高位计数器每个循环始终计9个脉冲，当两片计数器的状态均为1001时，产生LD=0的信号，这样总的脉冲数共为87个。②你还能用其它办法构建一个87进制计数器吗？①若LD信号改由高位的C产生行不行?通过修改预置数呢？思考四、移位寄存器型计数器1、环形计数器0001001001001000110010010011011011101101101101110000111110100101CPQ1Q0Q2Q3各输出端依次产生一个脉冲，可作为脉冲分配器使用。优缺点：结构简单，不能自启动，器件利用率低。Q0Q1Q2Q3CP>c11DQQ

>c11DQQ

>c11DQQ

>c11DQQ

具有自启动功能的环形计数器：2、扭环形计数器0001001001001000110011101111110101100111010100001010101100111001≥1>c11DQQ

Q0Q1Q2Q3CP>c11DQQ

>c11DQQ

>c11DQQ