2021考研408计算机组成原理知识点整理汇总（参考王道书、唐朔飞教材）不断更新完善中

2021考研408计算机组成原理知识点整理汇总（参考王道书、唐朔飞教材）【不断更新完善中...Principle-of-Computer-Composition计算机组成原理思维导图计算机组成第⼀章计算机系统概论冯诺依曼型计算机特点1.计算机由运算器，控制器，存储器，输⼊和输出设备5部分组成2.采⽤存储程序的⽅式，程序和数据放在同⼀个存储器中，并以⼆进制表⽰。3.指令由操作码和地址码组成4.指令在存储器中按执⾏顺序存放，由指令计数器(即程序计数器PC)指明要执⾏的指令所在的储存单元地址，⼀般按顺序递增，但可按运算结果或外界条件⽽改变5.机器以运算器为中⼼，输⼊输出设备与存储器间的数据传送都通过运算器区别以运算器为中⼼的计算机还是存储器的⽅法看输⼊设备能否直接与存储器相连，是的话就是以存储器为中⼼计算机系统硬件结构主机cpuALU运算器CU控制器存储器主存辅存I/O输⼊设备输出设备主要技术指标机器字长CPU⼀次能处理的数据位数存储容量存储容量＝存储单元个数×存储字长运算速度单位时间执⾏指令的平均条数，MIPS软件系统软件⽤来管理整个计算机系统语⾔处理程序操作系统服务性程序数据库管理系统⽹络软件应⽤软件按任务需要编制成的各种程序第三章运算⽅法和运算部件数据的表⽰⽅法和转换机器数正0负1符号数值化的带符号⼆进制数，称为机器数。真值:符号位加绝对值余三码:在8421码的基础上，把每个编码都加上0011当两个余三码想加不产⽣进位时，应从结果中减去0011;产⽣进位时，应将进位信号送⼊⾼位，本位加0011格雷码:任何两个相邻编码只有1个⼆进制位不同，⽽其余3个⼆进制位相同8421码权值从⾼到低为8、4、2、1算术运算时，需对运算结果进⾏修正。⽅法：如果⼩于、等于(1001)2，不需要修正；否则加6修正带符号的⼆进制数据在计算机中的表⽰⽅法及加减法运算原码定义最⾼位为符号位0/1+数值的绝对值形式特点（1）值+0，-0的原码分别为00000、10000，形式不唯⼀；（2）正数的原码码值随着真值增长⽽增长负数的原码码值随着真值增长⽽减少（3）n+1位原码表⽰定点整数范围－(2n－1)——2n－1n+1位原码表⽰定点⼩数范围－(1－2－n)——1－2－n运算绝对值相加减，由数值⼤⼩决定运算结果符号补码定义，特点和运算运算:结果不超过机器所能表⽰范围时，[X+Y]补=[X]补+[Y]补减法运算:[X–Y]补=[X+(–Y)]补=[X]补+[–Y]补结论负数的补数＝模＋负数互为补数的绝对值相加＝模在补数中，减法运算即加法运算定义定义法，即[X]补=2·符号位+X（MOD2）X为正数，则符号0+X的绝对值；X为负数，则X的绝对值取反+1。特点数值零的补码表⽰唯⼀正数补码码值随着真值增⼤⽽增⼤，负数补码码值随着真值增⼤⽽增⼤n+1位补码所表⽰定点整数范围－2n——2n－1，n+1位补码所表⽰定点⼩数范围－1——1－2－n加法运算逻辑事例过程加减法运算的溢出处理溢出定义当运算结果超出机器数所能表⽰的范围加减中，可能产⽣溢出的情况可能出现溢出同号数相加异号数相减不可能出现溢出异号数相加同号数相减同号数相减判断溢出的⽅法法⼀：当符号相同两数相加，结果符号和加数（或被加数）不相同，则溢出fa,fb表⽰两操作数（A,B）的符号位,fs为结果的符号位法⼆：任意符号相加，如果C=Cf，则结果正确，否则溢出；C为数值最⾼位的进位，Cf为符号位的进位法三：采⽤双符号相加，如果fs1=fs2，则结果正确，否则溢出；运算结果的符号位为fs2；多符号位的补码，叫做变形补码；如果采⽤双符号位，当数为⼩数时，模m=4;当数为整数时，模m=2的n+2次⽅反码定义a.定义法，即[X]反=(2-2-n)·符号位+X(MOD2-2-n)b.X是正数，[X]反=[X]原；X是负数，符号+数值取反。特点数值零的反码表⽰不唯⼀正数反码码值随着真值增⼤⽽增⼤，负数反码码值随着真值增⼤⽽增⼤n+1位反码所表⽰定点整数范围－(2n－1)——2n－1，n+1位反码所表⽰定点⼩数范围－(1－2－n)——1－2－n加减运算特点在机器数范围内，反码运算满⾜[X+Y]反=[X]反+[Y]反，[X－Y]反=[X]反+[－Y]反反码运算在最⾼位有进位时，要在最低位+1，此时要多进⾏⼀次加法运算，增加了复杂性，⼜影响了速度，因此很少采⽤由于反码运算是以2-2的-次⽅为模，所以，当最⾼位有进位⽽丢掉进位(即2)时，要在最低位+/-1移码由来及窍门为了从码值直接判断对应真值的⼤⼩，所以引进移码[X]补的符号位取反，即得[X]移特点最⾼位是符号位，1表⽰正，0表⽰负数据0有唯⼀的编码移码码值随着真值增⼤⽽增⼤n+1位移码所表⽰定点整数范围－2n——2n－1，n+1位移码所表⽰定点⼩数范围－1——1－2－n计算机中，移码常⽤于表⽰阶码，故只执⾏加、减运算计算机中，移码运算公式需要对结果进⾏修正浮点数的阶码运算移码定义:[X]移=2的n次⽅+X补码定义:[X]补=2的n+1次⽅+Y阶码求和公式[X]移+[Y]补=[X+Y]移mod2的n+1次⽅[X]移+[-Y]补=[X-Y]移判溢⽅法双符号位参加运算，最⾼符号位恒置0当结果最⾼符号位=1则溢出低位符号=0，则上溢；低位符号=1，则下溢；当结果最⾼符号位=0则未溢出低位符号=0，负数；低位符号=1，正数说明:如果阶码运算的结果溢出，上述条件不成⽴。此时，使⽤双符号位的阶码加法器，并规定移码的第⼆个符号位，即最⾼符号位恒⽤0参加加减运算，则溢出条件是结果的最⾼符号位为1。此时低位符号为0时，表明结果上溢;为1时，表明结果下溢。当最⾼符号位为0时，表明没有溢出，低位符号位为1，表明结果为正;为0时表明结果为负。补，反，原，移码的相互转换反码-》原码⽅法：符号位不变，正数不变，负数数值部分取反。补码-》原码⽅法1：正数不变，负数数值部分求反加1。⽅法2：串⾏转换从最后开始数，遇到第⼀个“1”，除第⼀个“1”不变，前⾯数字分别取反移码-》原码⽅法：移码转换为补码，再转换为原码数据从补码和反码表⽰形式转换成原码⾃低位开始转换，从低位向⾼位，在遇到第⼀个1之前，保存各位的0不变，第⼀个1也不变，以后得各位按位取反，最后保持符号位不变，经历⼀遍后，即可得到补码定点数和浮点数定点数⼩数点固定在某个位置上的数据32位定点⼩数、定点整数补码的范围32位定点⼩数-1～1-2-3132位定点整数-231～231-1浮点数根据IEEE754国际标准，常⽤的浮点数有两种格式Nmax=Mmax2的EmaxNmin=Mmin2的Emax单精度(32位)=8位阶码+24位尾数单精度浮点数(32位)，阶码8位(含⼀位符号位)，尾数24(含⼀位符号位)，取值范围:-2的127次⽅～(1-2的-23次⽅)*2的127次⽅双精度(64位)=11位阶码+53位尾数双精度浮点数(64位)，阶码11位(含⼀位符号位)，尾数53位(含⼀位符号位)，取值范围:-2的1023次⽅～(1-2的-52次⽅)*2的1023次⽅为了保证数据精度，尾数通常⽤规格化形式表⽰:当R=2，且尾数值不为0时，其绝对值应⼤于或等于(0.5)10左规右规⼩数点位置可以浮动的数据。表⽰形式：N=M·RE计算机中存储形式Ms+Es+E(n位)+M(m位)阶码E，⼀般为整数，⽤补码或者移码表⽰；尾数M，⼀般为规格化的定点⼩数，⽤补码表⽰；⼆进制乘法运算定点原码⼀位乘法两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积[X·Y]原=[X]原·[Y]原=(X0⊕Y0)|(X1X2…Xn)·(Y1Y2…Yn)⼏点结论从低到⾼根据乘数每位0、1决定相加被乘数还是0；相加数每次左移，最后⼀起求积；符号由异或决定表达式电路框架修正1.在机器内多个数据⼀般不能同时相加，⼀次加法操作只能求出两数之和，因此每每求得⼀个相加数，就与上次部分积相加2.⼈⼯计算时，相加数逐次向左偏移⼀位，由于最后的乘积位数是乘数(或被乘数)的两倍，如按此算法在机器中运算，加法器也需增到两倍。观察计算过程很容易发现，在求本次部分积时，前⼀次部分积的最低位不再参与运算，因此可将其右移⼀位，相加数可直送⽽不必偏移，于是⽤N位加法器就可实现两个N位数相乘部分积右移时，乘数寄存器同时右移⼀位，这样可以⽤乘数寄存器的最低位来控制相加数(取被乘数或零)，同时乘数寄存器的最⾼位可接受部分积右移出来的⼀位，因此，完成乘法运算后，A寄存器中保存乘积的⾼位部分，乘数寄存器中保存乘积低位部分例题控制流程图定点补码⼀位乘法表达式[X·Y]补=[X]补·(－Y0+Y1·2-1+….Yn·2-n)注意：此处为双符号位，当最后乘积⾼位为负数时，需要补充加上[-|x|]补的操作⼆进制除法加减交替法当余数为正时，商上1，求下⼀位商的办法是，余数左移⼀位，再减去除数;当余数为负时，商上0，求下⼀位商的办法是，余数左移⼀位，再加上除数。此⽅法不⽤恢复余数，所以⼜叫不恢复余数法。但若最后⼀次上商为0⽽⼜需得到正确余数，则在这最后扔需恢复余数浮点数的运算⽅法浮点数的加减法运算1.对阶操作求出△E，再对⼩的进⾏移位2.尾数的加减运算3.规格化操作规则简化是符号位和数值最⾼位不同，即00.1xxxx或11.0xxxx4.舍⼊超出表⽰范围的⾼位为1舍⼊5.检查阶码是否溢出浮点数的乘除法运算1.浮点数阶码运算(移码)牢记公式[X+Y]移=[X]移+[Y]补[X–Y]移=[X]移+[–Y]补2.按照⼀位乘或加减交替除运算先确定符号，在列式⼦计算运算部件ABC寄存器作业定点运算部件浮点运算部件由阶码运算部件和尾数运算部件组成数据校验码码距任意两个合法码之间不相同的⼆进制位数的最⼩值要具有差错能⼒，则码距>1合理增⼤码距，就能提⾼发现错误的能⼒鉴定⽅法有⽆差错能⼒是否能合理增⼤码距奇偶校验码能发现数据代码中⼀位或奇数个位出错情况的编码实现原理是使码距由1增加到2步骤1：在字节⾼位补充⼀位，即校验位步骤2：依据图3.10电路形成原始数据D8…D1的校验位值步骤3：将9位数据写⼊主存步骤4：读出该数据时，读取数据D8…D1通过图3.10判定合法性电路图结论（1）奇偶校验码只能发现⼀位或奇位错，且不能确定出错位置（2）奇偶校验码的码距=2海明校验码海明码位号和校验位位号的关系Pi的位置在2的i-1次⽅，但是除了最⾼位笔记3,5,7||3,6,7||5,6,7电路图海明码码距为4纠⼀位错，查⼀位错2∧r≥k+r+1纠⼀位错，查两位错2∧(r–1)≥k+r循环冗余校验码(CRC)CRC码可以发现并纠正信息存储或传送过程中连续出现的多位错误CRC码⼀般是指k位信息码之后拼接r位校验码模2运算模2加减模2乘除异或逻辑CRC的译码与纠错更换不同的待测码字可以证明:余数与出错位的对应关系是不变，只与码制和⽣成多项式有关图第四章主存储器主存储器处于全机中⼼低位辅助存储器或称为外存储器，通常⽤来存放主存的副本和当前不在运⾏的程序和数据主存储器的类型随机存储器RAM⾮易失性存储器主存储器的主要技术指标主存容量64×8等等计算机可寻址的最⼩信息单元是⼀个存储字主存储器存储单元的总数存取速度由存储器存取时间和存储周期表⽰存储器存取时间启动⼀次存储器操作(读/写)到完成该操作所经历的时间存储周期连续启动两次独⽴的存储器操作所间隔的最⼩时间主存储器的基本操作CPU通过使⽤AR(地址寄存器)和DR(数据寄存器)和主存进⾏数据传送若AR为K位字长，DR为n位字长，则允许主存包含2∧k个可寻址单元CPU与主存采取异步⼯作⽅式，以ready信号表⽰⼀次访存操作的结束读/写存储器随机存储器(RAM)按存储元件在运⾏中能否长时间保存信息分为静态存储器和动态存储器静态存储器，利⽤触发器保存信息，只要不断电，信息就不会丢失电路简图MOS静态存储结构图动态存储器，利⽤MOS电容存储电荷来保存信息，需要不断给电容充电才能使信息来保存信息电路简图16K×1位动态存储器框图再⽣集中式分散式时间⼩于或等于2ms⾏读出再⽣⾮易失性半导体存储器只读存储器ROM只读不能写可编程序的只读存储器PROM⼀次性写⼊可擦可编程序的只读存储器EPROM可多次写⼊、读出可电擦可编程序只读存储器E2PROM可多次读出但写⼊次数有限快擦除读写存储器FlashMemory重复写⼊、读出存储器的组成与控制存储器容量扩展位扩展:⽤多个存储器芯⽚对字长进⾏扩充字扩展:增加存储器中字的数量，提⾼存储器的寻址范围字位扩展，假设⼀个存储器的容量为M×N位，若使⽤L×K位存储器芯⽚，那么，这个存储器共需要(M/L)×(N/K)个存储器芯⽚多体交叉存储器提⾼访存速度的⽅式采⽤⾼速器件采⽤层次结构调整主存结构计算机中⼤容量的主存可由多个存储体组成，每个存储体都具有⾃⼰的读写线路，地址寄存器和数据寄存器，称为"存储模块"。这种多模块存储器可以实现重叠与交叉存取第i个模块M的地址编号应按下式给出:M×j+i连续地址分布在相邻的不同模块内，⽽同⼀模块内的地址都是不连续的第五章:指令系统指令系统的发展20世纪70年代末⼈们提出了便于VLSI实现的精简指令系统计算机，简称RISC，同时将指令系统越来越复杂的计算机称为复杂指令系统计算机，简称CISC指令格式结构(操作码+地址码)操作码操作数的地址操作结果的存储地址下⼀条指令的地址地址码零地址指令⼀地址指令寻址范围224=16M2次访存⼆地址指令寻址范围212=4K4次访存三地址指令寻址范围28=2564次访存多地址指令寻址范围26=644次访存指令字长取决因素操作码的长度操作数地址的长度操作数地址的个数指令字长固定指令字长=存储字长指令字长可变按字节的倍数变化对准边界存放不连续存放数据按字节编址a.半字地址最低位恒为0b.字地址最低两位恒为0c.双字地址的最低三位恒为0减少访存次数，浪费存储空间不对准边界存放连续存放数据节约存储器空间，但增加访存次数，对多字节数据存在调整⾼低字节位置的问题寻址⽅式确定本条指令的数据地址下⼀条要执⾏的指令地址的⽅法指令操作码的扩展技术指令操作码的长度决定了指令系统中完成不同操作的指令数若某机器的操作码长度固定为K位，则它最多只能有2^K条不同指令指令操作码两种格式固定格式优点:对于简化硬件设计，减少指令译码时间⾮常有利缺点:指令少，浪费地址可变格式(分散地放在字的不同字段)优点:指令多，缩短指令平均长度，减少程序总位数，增加指令字所能表⽰的操作信息缺点:译码复杂，控制器的设计难度增⼤拓展⽅法的⼀个重要原则使⽤频度(即指令在程序中出现概率)⾼的指令应分配短的操作码，使⽤频度低的指令相应地分配较长的操作码指令系统的兼容性保持系统向上兼容精简指令系统计算机（RISC）——⽤于⼩型机复杂指令系统计算机（CISC）——⽤于⼤型机第六章：中央处理器计算机⼯作过程加电——》产⽣reset信号——》执⾏程序——》停机——》停电产⽣reset信号的任务任务⼀：使计算机处于初始状态任务⼆：从PC中取出指令地址控制器作⽤是协调并控制计算机各部件执⾏程序的指令序列控制器的组成控制器的功能取指令发出指令地址，取出指令的内容分析指令（1）对操作码译码产⽣操作相应部件的控制信号（2）根据寻址⽅式形成操作数地址执⾏指令（1）根据分析指令后产⽣控制信号、操作数地址信号序列，通过CPU及输⼊输出设备的执⾏实现每条指令的功能（2）结果回送存储器（3）形成下条指令的地址控制程序和数据的输⼊和结果输出对异常情况和某些请求的处理异常情况的处理：例如算术运算的溢出、数据传送奇偶错某些请求的处理“中断请求”信号DMA请求信号控制器的组成程序计数器（PC）即地址寄存器，⽤来存放当前正在执⾏的指令地址或即将要执⾏的下⼀条指令地址指令寄存器（IR）⽤以存放当前正在执⾏的指令，以便在指令执⾏过程中控制完成⼀条指令的全部功能指令译码器或操作码译码器对指令寄存器中的操作码进⾏分析解释，产⽣相应的控制信号脉冲源及启停线路脉冲源参数⼀定评率的脉冲作为整个机器的时钟脉冲，是机器周期和⼯作脉冲的基准信号，在机器刚加电时，还应产⽣⼀个总清信号（reset）清信号（reset）时序控制信号形成部件当程序启动后，在CLK时钟作⽤下，根据当前正在执⾏的指令的需要，产⽣相应的时序控制信号，并根据被控制功能部件的反馈信号调整时序控制信号控制存储器微指令寄存器控制字段+下址周期概念指令周期完成⼀条指令所需的时间，包括取指令、分析指令、执⾏指令机器周期也称为CPU周期，是CPU从内存中读取⼀个指令的时间，通常等于取指周期时钟周期称为节拍脉冲或T周期，是基准脉冲信号三条假设程序是存放在主存中的，当执⾏完⼀条指令后才从主存中取下⼀条指令（⾮流⽔线）指令的长度是固定的，并限制了寻址⽅式的多样化在程序运⾏前，程序和数据都已存在主存中指令执⾏过程（运算器和控制器配合）组成控制器的基本电路记忆功能的触发器以及由它组成的寄存器，计数器和存储单元没有记忆功能的门电路及由它组成的加法器，算术逻辑运算单元（ALU）和各种逻辑电路举例加法取指令——》计算操作数地址——》取操作数——》执⾏结果并运算送结果要能看懂时序图哪些指令在对应的时间有效条件转移指令取指令——》计算地址控制器的功能就是按每⼀条指令的要求产⽣所需的控制信号产⽣控制信号的⽅法微程序控制硬布线控制微程序控制计算机的基本⼯作原理基本概念微指令在微程序控制的计算机中，将由同时发出的控制信号所执⾏的⼀组微操作微命令将指令分为若⼲条微指令，按次序执⾏这些微指令。组成微指令的操作即微命令微程序计算机的程序由指令序列构成，⽽计算机每条指令的功能均由微指令序列解释完成，这些微指令序列的集合就叫做微程序控制存储器微程序⼀般是存放在专门的存储器中的，由于该存储器主要存放控制命令（信号）与下⼀条执⾏的微指令地址（简称下址）存储单元内容（1）微指令的控制信号——控制位（2）下条微指令的地址——下址字段存储芯⽚：ROM执⾏⼀条指令实际上就是执⾏⼀段存放在控制存储器中的微程序实现微程序控制的基本原理控制信号（23条）书上P123页为加法的过程微指令格式：控制字段+下址字段23个控制位，12个下址位——》容量为4K取址微指令的操作对所有指令都是相同的，所以是⼀条公⽤的微指令，其下址由操作码译码产⽣微程序控制器时序信号及⼯作脉冲的形成停机和停电的区别停机电压：稳定存放内容：保持重启PC内容：断点指令地址停电电压：消失存放内容：RAM的内容消失重启PC内容：第⼀条指令地址微程序设计技术如何缩短微指令字长直接控制法（容量太⼩）编译⽅法：每⼀位代表⼀个控制信号，直接送往相应的控制点优点：控制简单缺点：微指令字长过⼤字段直接编译法选出互斥的微指令每个字段都要留出⼀个代码，表⽰本段不发出任何指令（000）优点：节省微指令的字长缺点：增加了额外的硬件开销字段间接编译法指令之间相互联系的情况举例：A为0-7，B为0-3，如果是直接编译——3+2=5，如果是间接编译——3+1=4编码⽅法：在字段直接编译法中，译码输出端要兼由另⼀字段中的某些微命令配合解释优点：减少了微指令长度缺点：可能削弱微指令的并⾏控制能⼒，同时增加硬件开销常熟源字段E(了解)如何减少微指令长度现⾏微指令/微地址现⾏微指令：当前正在执⾏的指令现⾏微地址：存放现⾏微指令的控制器存储单元后继微指令/微地址后继微指令：下⼀条要执⾏的微指令后继微地址：存放后继微指令的控制器存储单元增量与下址字段结合产⽣后继微指令的⽅法下址字段分成：转移控制字段BCF和转移地址字段BAFBCF：控制微程序的转移情况BAF：转移后的微指令所在地址BAF有两种情况与uPC的位数相等——转移灵活，但增加微指令长度⽐uPC短——转移地址收到限制，但可缩短微指令长度优点微指令的下址字段很短，仅⽤于选择输⼊uPC计数器的某条线路有效缺点微程序转移不灵活，使得微程序在控存中的物理空间分配有困难多路转移⽅式⼀条微指令存在多个转移分⽀的情况称为多路转移微中断1.微中断请求信号是由程序中断请求信号引起的2.在完成现⾏指令的微程序后响应该微中断请求3.由硬件产⽣对应微中断处理程序在控存中的⼊⼝地址如何提⾼微程序的执⾏速度微指令格式⽔平型微指令——直接控制，字段编译（直接、间接）特点：在⼀条微指令中定义并并⾏执⾏多个微命令垂直型微指令特点：不强调实现微指令的并⾏控制功能定义：采⽤微操作码编译法，由操作码规定微指令的功能微程序控制存储器⼀般采⽤ROM存储器也可采⽤RAM，为防⽌断电后内容消失，则必须开机后将外存中存放的微程序调⼊控存RAM，然后才能执⾏程序。当前为了能不断扩展指令系统，通常采⽤ROM+RAM动态微程序设计定义：能根据⽤户要求改变微程序优点：是计算机能更灵活、有效的适应于各种不同的应⽤⽬标控制存储器的操作（P136）串⾏⽅式并⾏⽅式——⽐串⾏多了微指令寄存器微周期=max(取微指令时间,执⾏微指令时间)由于取微指令、执⾏微指令同时进⾏，故对于某些后继微地址的产⽣根据处理结果⽽定的微指令，则延迟⼀个微周期再取微指令硬布线控制的计算机（RISC）——特点快形成操作控制信号的逻辑框图（P141）操作控制信号的产⽣取值周期cy1所产⽣的信号对所有指令都是相同的，即与当前执⾏的指令⽆关，逻辑式得到最简单的形式通常，同⼀个控制控制信号在若⼲条指令的某些周期（或再加上⼀些条件）中都需要，为此需要把它们组合起来同种类型的指令所需要的控制信号⼤部分是相同的，仅有少量区别在确定指令的操作码时（即对具体指令赋予⼆进制操作码），为了便于逻辑表达式的化简以减少逻辑电路数量，往往给予特别关注设计组合逻辑电路从⽽产⽣需要的控制信号的步骤1.实际逻辑2.真值3.公式化简4.逻辑电路图设计⽬标使⽤最少的电路元件达到最⾼的操作速度流⽔线⼯作原理⼏点结论每条指令的执⾏时间不变每条指令处理结果的时间缩短流⽔线处理速率最⾼时=流⽔线处于满载的稳定状态流⽔线处理速率最低时=流⽔线未满载状态为了满⾜在重叠时间段不同指令的机器周期能够完成指定的操作，将时间段=操作完成的最长时间为了保证⼀个周期内流⽔线的输⼊信号不变，相邻时间段之间必须设置锁存器或寄存器除了指令执⾏流⽔线，还有运算操作流⽔线相关问题流⽔线阻塞（P163-6.15）数据相关产⽣假设第⼆条指令需要的操作数是第⼀条指令运算的结果，那么出现了数据相关指令执⾏时间不同产⽣程序转移的影响异常情况响应中断第七章：存储系统存储系统的层次结构cache->主存->辅存⾼速缓冲存储器cache的⼯作原理局部性原理主存地址和cache地址（P166图7.2）块长块长⼀般取⼀个主存周期所能调出的信息长度（⼀般为16个字）cache的容量和块的⼤⼩是影响cache的效率的重要因素命中率CPU所要访问的信息是否在cache中的⽐率，⽽将所要访问的信息不在cache中的⽐率称为失败率⼀致性策略标志交换⽅式（写回法）通过式写⼊（写通法）写操作直接对主存进⾏，⽽不写⼊cachecache的存取时间平均存取时间=h*tc+(1-h)(tc+tm)最好替换策略按照被替换的字块是下⼀段时间最少使⽤的，由替换部件实现cache组织地址映像直接映像cache中许多空的位置被浪费主存地址：主存字块标记+cache字块地址+字块内地址全相联映像成本太⾼⽽不能采⽤主存地址：主存字块标记+字块内地址优点⽅式灵活，缩⼩了块发⽣冲突的概率缺点增加了标识位位数增加了寻找主存块在cache中对应块的时间组相联映像直接映像和全相联映像的折衷主存地址：主存字块标记+组地址+块内地址虚拟存储器存储管理部件（MMU）现代计算机⼀般都有辅助存储器，但具有辅存的存储系统不⼀定是虚拟存储系统虚拟存储系统的特点允许⽤户程序⽤⽐主存⼤的多的空间来访问主存每次访存都要进⾏虚实地址的转换第⼋章：辅助存储器半导体存储器可随机访问任⼀单元，⽽辅助存储器⼀般为串⾏访问存储器辅助存储器的种类磁表⾯存储器数字式磁记录硬盘、软盘和磁带模拟式磁记录录⾳、录像设备光存储器光盘串⾏存储器顺序存取存储器直接存取存储器辅助存储器的技术指标存储密度定义：单位长度或单位⾯积磁层表⾯磁层所存储的⼆进制信息量道密度沿磁盘半径⽅向单位长度的磁道数称为道密度，单位为道/英⼨tpi或道/毫⽶tpmm位密度或线密度单位长度磁道所能记录⼆进制信息的位数叫位密度或线密度，单位为位/英⼨bpi或位/毫⽶bpmm每个磁道所存储的信息量是⼀样的存储容量C=n×k×s寻址时间平均寻址时间Ta=平均找道时间Ts+平均等待时间Tw辅存的速度寻址时间磁头读写时间数据传输率Dr=D×V误码率价格硬磁盘存储器的类型(1)固定磁头和移动磁头(2)可换盘和固定盘磁盘存储