案例15-低噪放设计4放大器报告

低噪声放大器（LNA）是的第一级有源电路，它本身应该有很低的噪声并提供足够的增益以抑制后续电路的噪声。由于的输入信号变化范围可以达到本次设计使用AWRMWO设计软件设计，LNA采用的晶体管为MGF4921AM，两级结构，电路基板为Ro4003C（厚度：0.5mm）中心频率为3.5GHz带宽为 设计、仿真和电路实 设计指 设计方法简 仿真过程和结 版图设计和实 测试过程、结果及分 测试环境和过 和分 总 致 参考文 作者简 设计、仿真和电路实本次设计的为中心频率为3.5Gz的低噪声放大器，设计中对放大器的增益、带内平坦度和噪声系数进行了仿真和测试，并同时测试了输入驻波比、增益压缩和特性。设计指设计方法简低噪声放大器是的第一级有源电路，它本身应有很低的噪声并提供足够的FNoutNout图11 FF211噪声系数必须前级的噪声系数很小，因为级联后的噪声系数由前级决定，所以设计仿真过程和结本次设计中，提供的晶体管是MGF492M，由于低噪声放大器接受的都是小信号，所以在设计时只考虑晶体管的小信号模型，即线性模型。因此我先从网上找到晶体管的dataheets2p文件如下： Freq.=2to6GHz,VDS=2V,ID=15mA, Ro4003C(er=3.55,!#GHzSMAR ! 2----------3----------4----------5----------6--!!Noise23456将此文件加载到AWR软件的DaaFiles中，然后从lements中的子电路中调出相应元件，并把改成T模型。然后就是做第一级放大器的偏置电路，其中要考虑电路的稳定性，如下图所示图2其中的电阻是起稳定作用的。下面是做输入输出匹配，做输入匹配时，要从软件中算出噪声系数最小时的sopt，用此值作出的匹配电路如下：图3图4图5第一级放大器的S11和S21图6第一级放大器的S11和图7图8图9图10第二级放大器的S21图11第二级放大器的S21第二级放大器做完后，就是将两级电路级联仿真，并且对级联后的电路进行EM仿

图129921386213865图13图14图1516EM图17EM考虑到高阻抗线后接的电容的自谐振频率问题，所以将它们都用扇形电容来代图18由图可见此时的漏极偏置位置挪到了电阻后边，这是考虑到稳定后采取的措施，图19图20LNA的S21图21LNA的S11和S22图22LNA版图设计和实图23LNA的PCB实物24为未加盒盖板的LNA电路实物25为最后 试的LNA电路实 图24图25LNA测试过程、结果及分测试环境和过以下是测试过程的26和分测试电路的S11和S21，图27S11和S21图28LNA的S21和图27是在输入信号功率为-30dBm时的，可以看出增益大于25dB，平坦度小于1dB，完全达到设计要求，S11达到要求，输入驻波小于2。实物与仿真结果图28对比可知，增益大体形状二者是一样的，但实物的增益比仿真稍微大配支节做了调整，如利用版图中的微调短截线调节输入端的匹配，使平坦度小于1dB接下来测试了LNA的噪声系数，如下图29图30从图中可以看出，实物达到设计要求，噪声系数1.172dB@3.52GHz，1.308dB@3.72GHz下面测试了LNA的1dB压缩点，调节信号源，使之输出3.5GHzLNA的输入端，输出端连接到频谱仪 如下表（包括信号线损增益-----------表11dB由表中看出，1dB压缩点出现在输入信号为-14dBm-10dBm，测试出的S21最后，对LNA的线性度进行了测试，以下是三阶的测试图31LNA由图看出，三阶量跟双音信号相差29.2dBc总掌握了如何准确地设计有源电路，到EXTRACT进行电磁仿真的方便，免去了自己生成版图，在进行电磁参数提取的不便，对提高设计速度有很大帮助。另外，在仿真同时，MWO方便版图设计也同样缩短设计时间，省去了再使用pro软件布板图的过程，很有点像流线作业的过程。设计中的不足是，未使用MWO的harmonicbala