十二小时电子钟课设报告

十二小子钟课程设计明书课设名：

数字逻辑课设题：

十二小时子钟学院名称：

信息工程院专：

电子信息程

班：

130414学：

13041432

姓：

何贵涵评：

教：

邓洪峰、秋香20

15

年

9

月

14

日第1页

十二小子钟数字逻辑

课程设计任务书20

15

－

16

学年第

一

学期

第

1

周－

4

周题

十二小时子钟内及求1.本要：利基本数电路制小时子钟，求显示时分秒并能实校时分功能。

3.2.

提高要求1）针对响电子走时精的因素出改进方案2）增加日显示3）实现倒时功能4)实现整点报时（语音报）5）定时功。进安1.据任要求，阅相关资，完设计的前工作（两天）2.据资，进行案设计并比论，完成参计算（三天）3.房领元器件制作电路，连电路，完电路试（十五天）

5.4.

检查完毕，撰写验报。学生姓名：陈智

何贵涵指导时间：第1~4周

指导地点：E楼311室任务2015年9月

任务完成2015第2页

年

达7

十二小子钟日10月2

日考核1.阅□2.答□3.实际式

操作√4.其它□指导邓洪峰、陶秋

系（部）

贾杰师

香

主任注1、此表一组一表份，课程设小组组长一份；任课教授课时自带份备查。2、课程设计结束后“课程设计结成绩单”一并交院教存档。摘要这个设计要以数电路基础理论低频子线路为导，采中、小规模的成器LM555CD4060、74LS161和计而成该电路用模块设计、模块安调试方法设计成，选用的器主要是小规的集成芯片，本品由于用多片74LS系的集芯片组，产成本等原因使这个品设计容易现，又不浪费多成本。产品由石晶体振器产频率可以节的钟脉冲信，经十分频得到秒信秒冲作数字计数器的钟信，当到达点前一时，路通过一个鸣器准报时这个电路可以过手动，过拨动关来择是否进行践校准关键词：子钟、频、数、驱动第3页

十二小子钟目录前言..........................................................6第章电路初步计...........................................61.1计内容及要求...........................................61.2统框图...................................................61.3计方....................................................71.4计过程....................................................8第章电路详参计............................................82.1体振荡电路..............................................82.2频器电..................................................92.3间计数电路.............................................102.4码驱动路...............................................122.5码管.....................................................132.6点报时路及倒时功能.第章测试及调..............................................18第4页

十二小子钟3.1体振荡电路的试和调.................................183.2频器电的测试调试....................................183.3间计数电路的试和调.................................193.4码驱动路的测和调试.3.5点报时路的测和调试.结论..........................................................19参考文献.......................................................20附录..........................................................20附录I附录II附录III附录IV

总电路图...............................................21电路图PCB.............................................22实物图................................................25元器清单..............................................26第5页

十二小子钟前基于十二时电子在日生活中的用，够了解生中一些子产品的工作理以及制作程，以便更好了解生活本实验用的十分简易的法：使中、规模的集电子件制作而。第1

总路初设1.1计内容及要求1.1.1设要求1.基本要求：利用本数字路制小时电子，要显示时分；并能实现校时分功能2.提高要求：计时程具有时功以及倒计功能当时间到整点进行蜂鸣器时；1.1.2主参考元件LM555、74LS161、74LS248、74LS74第6页

十二小子钟1.2

系统框图图1.1示为十二时电钟的原理图该电由晶振—分频电路74LS161芯构成的数单74LS248动电路手动校电路等主体模块成。1.3

设计方案根据设计求可知设计路的核心分是74LS161成的数器设计围绕着样使计器正工作，由数字子钟实验求精度，因想到的是利石英晶振荡产生频率定信，再经分，得到需的信号作为74LS161的CP冲信。其，电路产的时秒信号也有误差我们要考的是，何实手动校时经过虑，我们择通过掷开来第7页

十二小子钟实现CP号的入是手还是自，开关向手动这，人为送单次脉冲到CP，若关打向动这边则电产生的秒号送CP；后，我考虑的是何产生面提的单次脉我们用的是用RS锁器来实稳定的输出冲；最，当路将要到整点，通过对74LS161的输出端进行处理，过蜂鸣进行点报时。1.4

设计过程在接到课之后，先按设计的课要求找资料，取设计可能应用到的识和数信息根据所查料，行数据的算，画了符实验要求的本原理，原理图个部电路进行真，修改产生错误，证实各部电路的行性最后对整电路行仿真和试，证所设的基本原理的可行。第2

电设2.1英晶体荡器电晶体振荡是构成字式钟的核心保证了钟的走准确及定。图2.2-1所示路通过门构的输出为波的字式晶体荡电路这个电路，CMOS非门U1晶体电容和阻构晶体振荡电路，实现整形功，将振器输近似于正波的形转换为理想的波。出反馈电阻P1非门提偏置使电工作于放区域即非的功能似于第8页

十二小子钟一个高增的反相大器电容C1C2晶体成一个谐型网完成振荡器频的控制能，时提供了个180度移，而和非门成一个正反馈网，实现振荡的功能。于晶具有较高频率稳性及确性，从而证了输频率稳定和准。晶体XTAL的频率选为32768HZ该元专为数钟电路设计其频率较低，有于减少频器数。从有关手中，可得、均为30pF。要求频率确度和定度更高是，可接入正电并采取温补偿施。由于电路输入阻极高，此反馈阻可选为22M欧姆。较高的反馈阻有利提高荡频率的定性图石英体振荡

图2.2CD4060部结图2.2分器路通常数字钟的体振器输出频较高为了到1HZ秒信输入需要对振器的输信号行分频。通常实现频器的路是数器电路一般用多级2进制计数器来现。例如将的振信号分为1HZ的分频数为32768，即现分频功能计数器当于152制计器。第9页

十二小电钟本实验中用CD4060构成频电路CD4060在数集成路中可实现的分频数最高且CD4060还包含振电路需的非门用更方便。CD4060计数级进制数器，以将32768HZ的信号频为2HZ，其内部框如图2.2-2所，从中可以看，CD4060的时钟入端的两串接的非，此可以接实现荡和频功能在CD4060的输出端接一个74LS74，可再进行分频，而得到1s的信号。以下为CD4060电阻及振连接成个晶——分频路，输出端3脚到的的脉信号图晶振—分频路2.3间计数元时间计数元有时数、计数和秒数等个部分。时计数单一般为12进制计时，输出为位8421BCD码形式分计单元和秒计单元为60制计器，其出也为8421BCD码，们采用16制计数器74LS161实现间计数元的功能74LS161

管

脚

图

与

真

值

表

如

下

所

示第10页

十二小电钟秒个位计单元为10进制计器，需74LS161的QA接入与非门的输入，与非的输脚接74LS161的清零端秒十位计单元为6制计器，需进制转。需QB与入与非门的输脚，与，门输出脚接74LS161的清端CR将秒个位CR接入秒位的CP脚，这样，当秒个位计数元完成个计数循环，CR为低平脉冲使秒位计一个。分个位和十位计单元路结构分与秒位和秒十计数单完全相同，时位计数元电结构仍与或个计数单元同，但要求整个时计数元应为12进计数器不是10的数倍，此需将位和十计数单元并为一整体能进行12进制换。图2.5由74LS161构成的六十制计数第11页

十二小电钟图2.6由74LS161构成的12进制计器2.4码驱动路电路分析计数器现了时间的累以8421BCD码形输出选用显示译码电将计数的输数码转换数码示器件所的输出辑和定的电流，用74LS248为显译码路，选用数码管作为显示元电路。一个与一个LED码管接起来一个驱电路下，数码可以从0到计数计数范变化。第12页

十二小电钟2.5动校时路当重新接电源或时出误差时都要对间进行校。通常校正时间的方是：首截断常的计数路，后再进行工出触器计或将频率较的方波号加需要校正计数元的输入，校正后，转入正常计状态即。根据要求数字钟具有、分、秒正功，因此，截断秒位，分个位和个位的接计通路，并用正计数信号校正信可以时切换的电接入其。图示即带有基发器的校电路当关打在示中的第13页

十二小电钟置时，其边的两与非的上一个出为电平，下个输出低电，则电路的终输出信号正常输入号。要实现时校准时应将关打向另一，其右边的个与非上一个出高平，一个输出电平，则电路的终输出输出信号为手输出号。图示为单元与单元合来的校电路第14页

十二小电钟在上面两中，正信号的是晶振分频产生的秒号及计器产生的清零冲，校信号的是通过动按，产生所的脉冲然后该校正信号到上两中所的校正信输入口，即完了一个整的时电路，单脉冲产电路下。第15页

十二小电钟图2.10单次冲产生路2.6点报时路在时间出整点前数秒，数字钟自动时，以示醒。若求简单，选为电在分在进位的CLK在接出到一个点报时路。电路图如下。第16页

----十二小----倒计时功：我们于时及现实的因只做了秒的位倒计，利的是直接在74LS161上一门达到计时功能体如：A3A2A0Z3Z1Z00000091001100018100020010701113001160110401005010150101401006011030011701112001081000100019100100000由上面可：Z0=A0Z2=A1eq\o\ac(○,+)A2，在74LS266D后面加了个非。图如下

由于考虑有竞争险，以第17页

1十二小电钟1第33.1频——振电路测试与式电路图如2.3所，电路如图2.3示，为一开始知道库储件情况，致开始行实连接时没合适石英晶体去电子场太忙也找到英晶临时改555秒（+2R

)Cln2=0.9773s)

冲进行实连接.3.2间计数元电路测试与试电路图如2.5-2.6所示接通5V源秒计数单，分计数单元计数周期与计好的制一，分别是60制，制制，符设计要求。第18页

十二小电钟3.3码驱动显示的试与调电路模块图2.7示，于数管数字显及计数周期正常，说明74LS248与数码管连接均常，符设计求。3.4动校时路的测与调试由于没有到74LS85所以动校时电暂时有制作出3.5点报时路的测与调试当电路正计数以，时走到时，鸣器发出报，时为1S然后停息与实验