2023年本科生计算机组成原理题库期末试卷及答案

本科生期末试卷九

选择题（每小题I分，共10分）

1.八位微型计算机中乘除法大多数用实现。

A软件B硬件C固件D专用片子

2.在机器数中,零的表达是唯一的。

A原码B补码C移码D反码

3.某SRAM芯片，其容量为512X8位，除电源和接地端外，该芯片引出线的最小数目

应是o

A23B25C50D19

4.某机字长32位，存储容量64MB,若按字编址，它的寻址范围是。

A8MB16MBC16MBD8MB

5.采用虚拟存贮器的重要目的是o

A提高主存贮器的存取速度；

B扩大主存贮器的存贮空间，并能进行自动管理和调度；

C提高外存贮器的存取速度；

D扩大外存贮器的存贮空间：

6.算术右移指令执行的操作是。

A符号位填0,并顺次右移1位，最低位移至进位标志位；

B符号位不变，并顺次右移1位，最低位移至进位标志位；

C进位标志位移至符号位，顺次右移1位，最低位移至进位标志位；

D符号位填1,并顺次右移1位，最低位移至进位标志位；

7.微程序控制器中，机器指令与微指令的关系是o

A每一条机器指令由一条微指令来执行；

B每一条机器指令由一段用微指令编成的微程序来解释执行：

C一段机器指令组成的程序可由一条微指令来执行；

D一条微指令由若干条机器指令组成：

8.同步传输之所以比异步传输具有较高的传输频率是由于同步传输。

A不需要应答信号；

B总线长度较短；

C用一个公共时钟信号进行同步；

D各部件存取时间较为接近；

9.美国视频电子标准协会定义了一个VGA扩展集，将显示方式标准化，这称为著名的—

一显示模式。

AAVGABSVGACVESAEGA

10.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，

而不是由软件完毕，重要是为了。

A能进入中断解决程序，并能对的返回源程序；

B节省主存空间；

C提高解决机速度；

D易于编制中断解决程序；

二.填空题（每小题3分，共15分）

1.多媒体CPU是带有A.技术的解决器。它是一种B.技术，特别适合

于

C.解决。

2.总线定期是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A.

__O

通常采用B.定期和C.定期两种方式。

3.通道与CPU分时使用A.，实现了B.内部数据解决和C.并行工作。

4.2023年超级计算机最高运算速度达成A.次。我国的B.号计算机的运

算速

度达成3840亿次，使我国成为C.之后，第三个拥有高速计算机的国家。

5.一个定点数由A.和B.两部分组成。根据小数点位置不同，定点数有纯小

数和c.两种表达方法。

三.（9分）已知：x=0.1011,y=-0.0101,求：[—x]fr,E-x]朴，[-x]«-,[—y]

242

1

补，[—y]n>Lr—y]H»x+y=?,x-y=?

4

四.（1（）分）用16KX1位的DRAM芯片构成64KX8位的存储器。规定：

（1）画出该芯片组成的存储器逻辑框图。

（2）设存储器读/写周期均为0.5us,CPU在1us内至少要访存一次。试问采用哪种刷

新方式比较合理?两次刷新的最大时间间隔是多少？对所有存储单元刷新一遍,所需实

际刷新时间是多少？

五.（9分）指令格式如下所示,0P为操作码字段，试分析指令格式的特点。

15107430

OP源寄存器基值寄存器

六.（9分）CPU结构如图B9.1所示，其中有一个累加寄存器AC,一个状态条件寄

存器,各部分之间的连线表达数据通路，箭头表达信息传送方向。

（1）标明图中四个寄存器的名称。

（2）简述指令从主存取到控制器的数据通路。

（3）简述数据在运算器和主存之间进行存/取访问的数据通路。

图B9.1

七.（9分）试推导磁盘存贮器读写一块信息所需总时间的公式。

A.（9分）如图B9.2所示的系统中断机构是采用单级优先中断结构，设备A连接于最

高优先级，设备B次之，设备C又次之。规定CPU在执行完当前指令时转而对中断请求

进行服务，现假设:TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、

C的服务程序所需的执行时间,Ts、TK为保存现场和恢复现场合需时间。

试问:在此环境下，此系统在什么情况下达成中断饱和？即在保证请求服务的三个设

备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机

构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。

图B9.2

九.（10分）

十.（10分）

+本科生期末试卷九答案

一.选择题

1.A2.B3.D4.C5.B

6.B7.B8.B、D9.B10.A

二.填空题

1.A.MMXB.多媒体扩展结构C.图象数据

2.A.定期协议B.同步C.异步

3.A.内存B.CPUC.I/0

4.A.10000亿B.神威C.美国、日本

5.A.符号位B.数值域C.纯整数

三.解：卜］补=0.1011,［y］补=1.1011

］补=0.01011,［；丫］补=1.11011

［［x］补=0.001011,［［y］补=1.111011

44

x］补=1.0101［-y］补=0.0101

［x］补=00.1011［x］补=00.1011

+［-y］补=00.0101+［y］补=11.1011

0L~0~0~0-0

00.0110

符号位相异x-y溢出x+y=0.0110

四.解：(1)根据题意，存储器总量为64KB,故地址线总需16位。现使用16Kxi位的动

态RAM芯片，共需32片。芯片自身地址线占14位，所以采用位并联与地址串联相结合的

方法来组成整个存储器，其组成逻辑框图如图B9.3,其中使用一片2：4译码器。

(2)根据已知条件，CPU在1us内至少需要访存一次，所以整个存储器的平均读/写

周期与单个存储器片的读/写周期相差不多,应采用异步刷新比较合理。

对动态M0S存储器来讲,两次刷新的最大时间间隔是2NS°RAM芯片读/写周期为0.5

ys,

假设16KXI位的RAM芯片由128X128矩阵存储元构成，刷新时只对128行进行异

步方式刷新，则刷新间隔为2m/128=15.6us,可取刷新信号周期15us。

CSoCS1CS2CS3

JftT

2:4译码器

Al4A15

图B9.3

五.解：(1)双字长二地址指令，用于访问存储器。

(2)操作码字段0P为6位，可以指定26=64种操作。

(3)一个操作数在源寄存器(共16个)，另一个操作数在存储器中(由基值寄存器

和位移量决定)，所以是RS型指令。

六.解：

(1)a为数据缓冲寄存器DR,b为指令寄存器IR,c为主存地址寄存器，d为程序计数

器PC。

(2)主存M—缓冲寄存器DR-指令寄存器IR-操作控制器。

(3)存储器读：M-DR-ALUfAC

存储器写:AC-DR-M

七.解：设读写一块信息所需总时间为T,平均找届时间为Ts，平均等待时间为TL，读写一

块信息的传输时间为Tm,则：T=TS+TL+Tmo

假设磁盘以每秒r的转速率旋转，每条磁道容量为N