第二章微机的基本组成电路

第二章微机的基本组成电路第一页，共三十三页，2022年，8月28日§2.2触发器一.特性:1).记忆装置的基本单元;2).用晶体管元件制成----可制成大规模的集成电路,减小体积.

二.类型:RS,D,JK.D触发器:

。QQSRDD=1,(即刻)Q=1__置位D=0,Q=0__复位｛(输入)(输出)D的记忆功能:①D状态不变,Q状态不变_____记忆.②D状态改变,Q状态改变_____触发.D的初始状态:预先给D置位(置1,Q=1____预置(PRESET=1)

预先给D清零(置0,Q=0____清除(CLEAR=1)(复位)D与其它部件协调工作:加时标脉冲CLK.即D=1,且CLK=1时,Q才等于1.D=0,且CLK=1时,Q才等于0.第二页，共三十三页，2022年，8月28日时标脉冲CLK:

1)CLK=1时,Q翻转;2)CLK=0时,Q状态不变;3)在高电平处,仍存在时间段,D都有可能翻转(Q状态改变)______仍不准确.所以:常有边缘触发,即使边缘后有D信号也不动作,须等到下一个边缘到来.

DQQDQQDQQpresetpresetpreset=0clearclearclear=0CLKCLKCLK。。正边缘触发负边缘触发低电平预置及清除第三页，共三十三页，2022年，8月28日§2.3寄存器由触发器组成:一个触发器是一个一位的寄存器八个触发器是一个八位的寄存器十六个触发器是一个十六位的寄存器

8086/8088中寄存器均为16位(16位数据总线,16位机)常用寄存器:缓冲寄存器:暂存数据,适时I/O;移位寄存器:将所存数据逐位移动,判0或1;计数器:把存储在其中的数字加1;累加器:不进行加法运算,只作为ALU运算的临时存储处.

触触触触触触触……(八位)(十六位)(一位)触第四页，共三十三页，2022年，8月28日三.寄存器中各量的意义:时标CLK:正前沿有效,作用同前述;复位信号CLR:“1”有效,使其输出数据为0(初始状态);左移SHL:将寄存器中所存数据逐位向左移动;右移SHR:将寄存器中所存数据逐位向右移动;装入门L门:“1”时数据装入,保证数据有效送到D端。“0”时数据自锁其中:即既有的数据可靠的存在其中而不丢失.

有效｝判某位为“0”或“1”LOAD＆＆≥1CLKQ0D0CLRX0○L＝0，Q0仍为原值（自锁）L=1,Q0=X0(装入）第五页，共三十三页，2022年，8月28日注：多位的寄存器需要多个L门，只不过可以共用一个非门且只有一个LOAD端。（P11Fig2-8）四.特别：环形计数器不用来计数，而用来发出顺序控制信号的。

（∵每一个CLK周期，其仅有唯一的一个为高电位）五.各寄存器框图：2-9，2-11，2-14，2-16，2-17,2-18。

第六页，共三十三页，2022年，8月28日§2.4三态输出电路通常:A端有输入,B端有输出.AB即B端的传输线只传输A端的1或0信号.①当A端无信号时,B端传输线不工作----可与另端信号相连并传送之-----提高传输线的利用率.②当A端有信号时.也可使其不输出----加一控制信号E(门电路),将数据锁在触发器中不输出----让出线路----即E端决定该信号线(B线)与哪个触发器相连.●第七页，共三十三页，2022年，8月28日E门各端状态:EABG1G2T1T2

00高阻00截止截止01高阻00截止截止10

01导通(VB≈0)11

110导通(VB≈VDD)截止。。。≥1≥1BG1G2T1T2AE（ENABLE）VDDE门：控制数据输出（E=1有效，AB。单向输出。L门：控制数据装入（L=1有效）E输入输出第八页，共三十三页，2022年，8月28日三态门:一般逻辑电路有两种状态:1或0.三态逻辑电路是除了上述两种状态外,还有第三种状态------高阻状态(或称浮动,浮离,断开状态).(上述的E门就是三态门,或称三态电路)

处于高阻状态时,虽然仍连接在总线上,但它对总线的状态不发生任何影响,这时总线上的电平完全由CPU和工作着的部件所支配.第九页，共三十三页，2022年，8月28日§2.5总线结构一.总线定义:连接各部件信息流通的公共通道.由信息的类别得:数据总线(DW)---流通数据信息地址总线(AW)---流通地址信息控制总线(CW)---流通控制信息二.示意图:①:四个寄存器A,B,C,D,每个寄存器为4位----则DW为4位;②:均装L和E门,则有8条控制线----CW为8位---来自控制器,使L或E适时有效.③:CON=LAEALBEBLCECLDED

物义:为高电位时,数据将由E门L门eg:EB=1,LA=1.数据由BAEA=1,LB=1.ABEC=1,LA=1.CA

第十页，共三十三页，2022年，8月28日④每一寄存器动作仍由CLK控制(正半周),在任一CLK正半周,只有一个L门和另一个E门

为高电位,其余一定是低电位------保证信息有序流动.⑤各总线用一条粗线画出,标出位数.第十一页，共三十三页，2022年，8月28日图:ACBDLACLKEALCCLKEC444注:各寄存器输入有4位线,输出有4位线,即数据是有方向的.BW见P17图2-22.第十二页，共三十三页，2022年，8月28日§2.6

译码器将有限的地址译成无限多的地址--------减少存储器对外的引线。例。2-4译码器3-8译码器第十三页，共三十三页，2022年，8月28日

§2.7存储器(寄存器堆)1.存储器是用来存放系统工作时的程序和数据的。在机器内部，程序和数据都是用二进制代码的形式表示,.故存储器中的内容均为若干个0和1。2.在微机中，一般用8位二进制代码作为一个字节（Byte）。用两个或几个字节组成一个字（记忆字）（Word）。如果用字表示一个数，称为数据字；表示一条指令，称为指令字。数据字和指令字也可以用双倍字长或多倍字长表示。3.一个存储器可划分为很多存储单元。存储单元中的内容为数据或指令。为了能识别不同的单元，我们分别赋予每个单元一个编号。这个编号称之为地址。显然，各存储单元的地址与该地址中存放的内容是完全不同的意思，不可混淆。地址也以二进制代码表示。第十四页，共三十三页，2022年，8月28日4.存储器通用写法:存储单元个数*每单元二进制数位数存储器常有:m*n存储器例:16*8存储器.即表示该存储器有16个单元,每单元储存8个二进制码(位)则只需要4根地址线(A3A2A1A0)8086存储器以8位为一个存储单元第十五页，共三十三页，2022年，8月28日5.地址译码器:将有限的地址线译成无线多的地址------减少存储器对外的引线.N根地址线2N根地址线(号)例:N=2,则可译出的地址号数为4;N=8,----------------------------256;N=10,---------------------------1024(1K)N=20,-----------------------------1K*1K=1M译码器A0A1：An-1：：：0122n-1M8086/8088-----20条第十六页，共三十三页，2022年，8月28日6.M的分类1).按用途分:内存:主机的一部分;存放当前运行的程序和数据;由半导体材料制成,集成度高,体积小,速度快,成本低;但容量有限;可直接被CPU访问.外存:放在主机外;存放当前暂时不参于运行的程序和数据以及某些需要永久保存的信息;非导体体材料,速度慢;容量大;其信息必须先成组调入内内存后,方可被CPU访问;外存相当于系统中一个外部设备,需要配备专门的I/O接口装置(驱动器),才可完成对外存的的读/写操作.第十七页，共三十三页，2022年，8月28日2).内存分类(信息存取方式)

静态RAM(SRAM)动态RAM(DRAM)固定的,掩膜式ROM可编程PROM可擦除的EPROM可擦除的E2PROM(电)M的属性之一:关闭电源后,其内容能否保存下去,如能,称非易失性,否则,称易失性.微机中大部分存储器是易失性的.ROM:非易失性;RAM:易失性.随机存储器RAM只读存储器ROM半导体存储器第十八页，共三十三页，2022年，8月28日3)．存储器的组织结构：1).字结构:一个存储单元存放一个字，即这个字的各位来自于同一芯片的各个基本存储电路中。（非大容量存储器使用）

2).位结构:一个8位信息分属8个芯片的同一位，即每一芯片为不同字的同一位。3).存储器矩阵(方阵)排列`选址例子:第十九页，共三十三页，2022年，8月28日7.只读存储器ROM存储内容已定,不可更改.即只能“读出”不能“写”进新新的内容------制造者配置.常用来存放固定程序(管理,监控,汇编程序),常数,表格等.1).ROM的工作原理:8*4ROM(P21图2—27)ROM的符号:一般:8*4ROMA2A1A0ED3D2D1D0AEDnm*nROM第二十页，共三十三页，2022年，8月28日2).ROM的附件----MAR①功能:将所需寻址的存储单元的地址暂存下来,以备下一条指令使用.②结构:有L门:控制地址的装入.有CLK:(MAR为可控缓冲寄存器)③MAR与ROM的关系:双态的(不受E门控制)地址一进入MAR即被送到ROM中(选中某一单元)④框图:

LCLKAEDnMARm*nROM第二十一页，共三十三页，2022年，8月28日3).程序计数器PC:(指令地址指示器)

是一个多位的寄存器:存放指令(数据)的地址码.①计算机执行某次操作前,要把程序(数据)用I装置送入M中,执行时再依次取出---取出时必须先知道该数的地址码;②为了给出被寻址单元的地址,指令中设置了地址码;操作码地址码③∵地址码较长,∴增加了指令的长度,∴不采用此法给出M的地址;④将M地址放于某个专用的寄存器R中,则指令中只出现R的代码,------减少指令的长度.

R称指示器或变址寄存器(间接给出地址)

第二十二页，共三十三页，2022年，8月28日例:当PC=0000H,则计算机把指令1取到CPU中识别并执行相应操作;当PC=0001H,---------------------2------------------------------------------;①当取出一条指令后,PC自动加1,保证程序顺序执行;②每次运行前,PC自动复位至0000H;③PC的内容可用指令控制予以改写---即改变程序执行的顺序;④以上操作都须经过总线W;⑤PC的控制信号:CLK,CLR,EP,CP(使PC加1的信号)⑥P22例2-1.指令1指令2指令3000000010010……………..M第二十三页，共三十三页，2022年，8月28日8.随机存储器RAM

CPU能在相同的时间里访问M的任一单元(读出或写入,且访问时间一样)

①RAM的特点:ⅰ.存储单元的内容根据需要随时读出或写入;ⅱ.断电后,所存信息随之丢失(易失性器件.恢复供电,原信号无法恢复)ⅲ.暂存I/O数据﹑计算的中间结果﹑断电后无影响的用户程序.②RAM的分类:从制造工艺分:第二十四页，共三十三页，2022年，8月28日双极型:存取速度快,集成度低,(一个基本存储单元所用管子多),功耗大,成本高-----高速专用机用;

单极型:工艺简单,功耗低,成本低,集成度高---微机中使用.

静态RAM:每存储单元包括的MOS管多(6只),存存储容量小,功耗大,不需“刷新”,工作稳定,有电一直保持信息.----微机中用.动态RAM:每存储单元包括的MOS少(3只),依靠

MOS管栅极电容的电荷记忆信息,

电容会漏电,需定时“刷新”,集成度高,功耗小,价格低,但增加“刷新”电路.----大容量存储系统用.

第二十五页，共三十三页，2022年，8月28日③.常用芯片:Inter2114﹑Inter6116﹑Inter6264

(1K*4)(2K*8)(8K*8)④.RAM的符号:WEAMEDinDoutM*nRAM注:ME为此RAM的选中门ME=1,此RAM被选中;ME=0,----------未选中.

WE为读写控制信号WE=1,写操作;WE=0,读操作.即当ME=1时,WE才有意义.Din,Dout在实际中是同一线,既可输出又可输入数据(双向的)第二十六页，共三十三页，2022年，8月28日⑤.RAM的附件-----MDRⅰ.作用:将要写入RAM的数暂存,以等待WE=1命令的到来;ⅱ.RAM与MAR﹑MDR的关系:P24Fig2—32例。2-2

第二十七页，共三十三页，2022年，8月28日

8位随机存取存储器地址译码器××××××××┇┇××××00010203FEFF控制电路数据缓冲器DR从CPU来的R/W信号存储体地址寄存器AR第二十八页，共三十三页，2022年，8月28日25HDB

8位

随机存取存储器地址译码器××××××00100101┇┇××××00