网盘storm e6配套verilog程序详细设计方案

SEG_LED编写逻辑使数码管从0~9循环计数，时间间隔为1秒总体设计实现原理七段数码管实物七段数码管原理图中以dp表示显示小数点。通过七段发光二极管亮暗的不同组合，可以接地，这样阳输入高电平的段发光二极管就导通点亮而输入低电平的则不点亮。实验中使用的D显示器为共阴极接法接＋这样阴输入低电平的段发光二极管就导通点亮而输入高电平共阳极接法，则、c接低电平。数码管有直流驱动和动态显示驱动码管的每一个段码都由一个单片机的OBD码二十进制译译码进行驱动优点是编程简单显示亮度高缺点是用O端口多。动态显示驱动是将所有数码管通过分时轮流控制各个数码管的的M端，就使各个数码管轮流受控显示。将所有数码管的8个显示笔划a,,c,d,e,,g,dp的同名端连在一起，另外为每个数码管的公共极OM增加位选通控制电路，位选通由各自独立的O线控制，当单片机输出字形码取决于单片机对位选通M端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。本次实验利用FPGA的O口及三极管来驱动数码管，为静态直流驱动方式。拿显8举例 1111对应： cdbaD与正向电阻较大。在一定范围内，其正向电流与亮度成正比。由于常规数码管的起辉电流比较只有mm要显示的效果。共阳极的比较好驱动，共阴极比较好编程。并实现四位数码管从99这十个数字。moduleoutput,output,output,output,output,,,,,,,;;;;;;;;[ ;always@(posedgesys_clkornegedgesys_rst_n)beginif(sys_rst_n==1'b0)t<=

t t+ gensegledbitselbycnthigh2always@(posedgesys_clkornegedgesys_rst_n)beginif(sys_rst_n==1'b0)segled_bit_sel<=4'b0001;elseif( t[15:14]==2'b00)segled_bit_sel<=4'b0001;elseif( t[15:14]==2'b01)segled_bit_sel<=4'b0010;elseif( t[15:14]==2'b10)segled_bit_sel<=elseif( t[15:14]==2'b11)segled_bit_sel<=4'b1000;else;always@(posedgesys_clkornegedgesys_rst_n)beginif(sys_rst_n==1'b0)t<=elseif( t==26'd t<=26'b0;

t t+//DISPdataincreasefrom0-always@(posedgesys_clkornegedgesys_rst_n)beginif(sys_rst_n==1'b0)counter<=elseif( t==24'd &&counter==14'd9999)counter<=14'b0;elseif( t==24'd counter<=counter+14'b1;elsealways@(*)if(segled_bit_sel==4'b0001)disp_data= counter%10;elseif(segled_bit_sel==4'b0010)disp_data=counter%100/10elseif(segled_bit_sel==4'b0100)disp_data=counter%1000/100;

disp_data= always@(*)begincase(disp_data)

segled_a=1segled_b=1

segled_c=1segled_e=0;segled_d=1;segled_f=1;segled_g=1segled_h=0segled_a=1segled_b=1;segled_c=1;segled_e=1;segled_d=1;segled_f=1;segled_g=1segled_h=0segled_a=1segled_b=1;segled_c=1;segled_e=0;segled_d=0;segled_f=0;segled_g=0segled_h=0 segled_a=1segled_b=0;segled_c=1;segled_e=1;segled_d=1;segled_f=1;segled_g=1segled_h=0 segled_a=1segled_b=0

segled_c=1segled_e=0;segled_d=1;segled_f=1;segled_g=1segled_h=0segled_a=0segled_b=1;segled_c=1;segled_e=0;segled_d=0;segled_f=1;segled_g=1segled_h=0 segled_a=1segled_b=1;segled_c=1;segled_e=0;segled_d=1;segled_f=0;segled_g=1segled_h=0 segled_a=1segled_b=1;segled_c=0;segled_e=1;segled_d=1;segled_f=0;segled_g=1segled_h=0 segled_a=0segled_b=1

segled_c=1segled_e=0;segled_d=0;segled_f=0;segled_g=0segled_h=0segled_a=1segled_b=1;segled_c=1;segled_e=1;segled_d=1;segled_f=1;segled_g=0segled_h=0

segled_a=0segled_b=0;segled_c=0;segled_e=0;segled_d=0;segled_f=0;segled_g=0segled_h=0

//assignseg,lowactivealways@(*)beginseg_a=~segled_a;seg_b=~segled_b;seg_c=~segled_c;seg_e=~segled_e;seg_d=~segled_d;seg_f=~segled_f;seg_g=~segled_g;seg_h=~segled_h//assignbitseltoSEGLEDpin,lowassignseg