计算机组成原理期末考试试题及答案教学文稿(最终)

计算机组成道理期末

测验试题及答案 冨算机组成道理试程名： 分敏：一、ffiE®［共20分.毎题1分J•等地址运算指令在指令格式中不始出操作敢培址.它的操作故来自—-A当即数和栈项： B•钳存器； C栈顶和次栈顶；D.JR加器・ 可区分存傷单位中存8!的是指令还是06. A辭器；B运算器；c趴帰；.所谓三总线布局的计算机是指 o A地lit线歡搭线和控制线三组传输线.I/O总线、主存总绞和DMA总统三组传输线；CI/O总线、主存总线和果统总线三组传输DJft备总线、主存#线和痊制总线； 线二釦；0±慰虻%程序计585黑剛存放器内容加上形式地址; B由瓚件陪成中斷效勇程間入口地b龍鵬ft%航.■由向・堆址It到中龄坂"林9一个节拍信号的冤度是指今周期；.不合误..bl上K7舎w.B・机器周期；C.时钟周期；D存储10将微程片存銘在EPROM中的控制器足 控制鶴.A静态領程 BSMS C 程序；D.被性序； 序； 序，11尊稿令是获―31作心会芸｛•作忧中的稿 B杰一个矶・由》1至取至g咋的糸C病兮系统中己有的IS令 0.指令系焼中设有的抜令.12当用一个16位的二道制敬eg示浮点数时.以下方案申第 神jt好，A阶倍取4位［含阶符1位:|.昆故取12位〔含致符1位）,组传蝙线e4.兼It算机字松是32位.它的符慵會■是256KB.投字■址.它的寻.扯范■是A128K:B64K；C64KB；D.128KB. 聘箫机与设备传送SI据时.釆用 ・主机与设备是串行工B阶琳取5位〔含阶符1位儿虎歡取11位〔含数符1fi）；C.阶琳取8位［含阶符1位），虎散取8位（含数符1位）；D阶码取6位〔含阶符1位）.尾散耿12位〔食敷符1位）.A.程序負询方 B.申斷方式； 式；6,任!8BGE点机中，下还第 甥的.C.DMA方丈；D.ifl通，神说広是正4原码和反码不克不及睹示・i.补码可以暗幻-衲恤《啊®正•桌叢袖IHK均可.1.且二艸机8HI的暗不氾国臬二种机器数均13DMA方 ,乌書然能用于昌速外国好的信忠传送.也成誰代替中助 苴證兌不及代方式；c也花向CPUl青求中斯您萱敏据传 D肉无中欧机tt； Vh 14呑中毗的賜中.由 将允许中斷胜友11百-0.A美中新指令； B・机确括兮； C.开中嘶指令以毕牙鈴％15.在羊皂慢花尚的CPUo.连密花€改上的/个祖仟7.5址寻lit方式中.凍作故的有效地lit是A卷一时刻只有一个可以向总线发送数据.而且只有一个可以从总线接收散据;g蠢一时刻只有一个可以向总线发送数据.但可以有多个同时从总线接§謙有多个同时向总线发送®E，而且可以有多个同时从忌线度16。三體磯巖辭詹兰另*鶴T炒敏區命笹式査询；B计數器按酎査枭席2请求；D以上都不V16K鴻位的有依顾其地址线和數据我的 =_.总和律48；B.46； □22.C.17：1B.fi间址周明中.令寻址的根本方式有两种.一业—寻址方式.具指令地址由妥纶出・C寻址方式.具指令地 P给出°址吨.会有四个过程段的浮点切法器流水线中.假设四个谊程段的肘 ii=SOnsW^nsaT=90nsT=80ns.那么加法器流水线的时钟周1眨少为&更曇邮神财小走汰亦哉万式.那么泠貝加法所焉的虬旦，间为 庶教右條1当其诚右移打.欲使其值不救阶 •阶疇・音储尋由m,m=1-2.4.8〕个區块?gfit毎个模域有*A_和―盘器.假设存储齧—C编址.存億藉带寛可婿加倍%麥序写出多重中映的中助飮労程序_A—6——6—和中斷返回几局部c1微授作命令和狱操作A,•所有指令的间址推作都是不昇的；B・但凡存储器间接寻址的指令,E们的擾作Hl是不好的.C“对于存储器间接寻址或存放矗间援号址的指令.它们的繰作足不同的；D以上都不合IBS.烈下述说法中 正纳的-A.EPROM是可改耳的.思无也好隧机有爆就的一障.3EPROM是可改舄的.但日不吏不反用作为随机存條H州：:.EPROM只能改埒一次.故不克不夏作为險机存第嚴贓愛歹翻暮曲瞬朝册字来区——。A.并行式打印机和奉行式打印 B.击打式打印机和非击打式打印机； 机；C•点阵式打印机和活字式打印琪攻L决20分，毎空1aM光打印机和殖愿打印机，备伏速隶并仔储3-3址寻址4.流水线中的多发技-蛙奎晋阶妈为8位'含1位阶符）,是15为24位'含'位,那幺A・髭小正数为5指令字补妈淨点规格化数豹应的十进制貝值范图是最大正敌为~B-.6»大负数C.最小负一A・髭小正数为5指令字A＞：e♦-AA.ig加B»15.A地址B・歡据C.模mDm，金底护现场B.开中勘C・设备效劳D.恢三、名诃驚桦（共10分.每題2分）1極操作命令»»«作宝操#撩作飾#走控制元双袒晩作的窃y:袒次乍正去夜次作節令斐制买观明职艮2.快速缓冲存储器|數迷車卸仔傾番走为都和主存之I可瑁设的高速存储器，它財|數迷車卸仔傾番走为都和主存之I可瑁设的高速存储器，它財只要将CPU比釆期需用的信息从主存潤入缓弃.谊样CPU每次只須拜存就可到达拜候主存的日的-从而提咼