第八章-可编程逻辑器件

第八章-可编程逻辑器件第一页，共31页。第八章可编程逻辑器件

（PLD,ProgrammableLogicDevice）数字系统8.1概述一、PLD的基本特点1.数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的第二页，共31页。二、PLD的分类PROM是最早的PLDFPLA现场可编程逻辑阵列PAL可编程阵列逻辑GAL通用阵列逻辑EPLD可擦除的可编程逻辑器件FPGA现场可编程门阵列ISP-PLD在系统可编程的PLD第三页，共31页。三、LSI中用的逻辑图符号第四页，共31页。8.2现场可编程逻辑阵列（FPLA）可编程的与逻辑阵列结构：可编程的或逻辑阵列输出缓冲器第五页，共31页。例：

Y3=ABCD+A’B’C’D’Y2=AC+BDY1=A⊕BY0=C⊙D第六页，共31页。异或输出结构XOR=0时，Y与S同相。XOR=1时，Y与S反相。第七页，共31页。时序逻辑型

FPLA电路结构第八页，共31页。8.3可编程阵列逻辑（PAL）8.3.1PAL的基本电路结构可编程的与逻辑阵列固定的或逻辑阵列编程单元出厂时，所有的交叉点均有熔丝第九页，共31页。例：Y1=I1I2I3+I2I3I4+I1I3I4+I1I2I4Y2=I1I2+I2I3+I3I4+I1I4Y3=I1I2+I1I2Y4=I1I2+I1I2第十页，共31页。8.3.2几种输出电路结构和反馈形式1.专用输出结构特点：所有设置的输出端只能用作输出使用

用来产生组合逻辑函数第十一页，共31页。2.可编程输入/输出结构特点：输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。输出端又经一个互补输出的缓冲器反馈到与逻辑阵列上当I1＝I2＝1时，I/01处于输出工作状态。G2处于高阻态，I/02作为变量输入端使用。第十二页，共31页。2.可编程输入/输出结构带有异或门的可编程输入/输出结构特点：输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。输出端又经一个互补输出的缓冲器反馈到与逻辑阵列上XOR=0时，Y与S同相，XOR=1时，Y与S反相。用途：组合逻辑电路，第十三页，共31页。3.寄存器输出结构特点：在输出三态缓冲器和与－或逻辑阵列的输出之间串进了由D触发器组成的寄存器。同时，触发器的状态以经过互补输出的缓冲器反馈到与逻辑阵列的输入端。不仅可以

存储与－或逻辑阵列输出的状态，而且能很方便地组成各种时序逻辑电路。第十四页，共31页。4.异或输出结构特点：不仅便于对与－或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。第十五页，共31页。5.运算选通反馈结构特点：通过对与逻辑阵列的编程，能产生A和B的16种

算术运算和逻辑运算结果第十六页，共31页。5.运算选通反馈结构特点：通过对与逻辑阵列的编程，能产生A和B的16种算术运算和逻辑运算结果如图：第十七页，共31页。8.4通用逻辑阵列GAL8.4.1电路结构编程单元采用E2CMOS可改写可编程“与”阵列固定“或”阵列可编程输出电路 OLMC第十八页，共31页。GAL16V8第十九页，共31页。8.4.2OLMC数据选择器第二十页，共31页。8.5可擦除的可编程逻辑阵列EPLD一、结构特点“与-或”阵列（PAL）+OLMC二、采用EPROM工艺集成度提高第二十一页，共31页。8.7现场可编程门阵列(FPGA)一、基本结构1.IOB2.CLB3.互连资源4.SRAM第二十二页，共31页。1.IOB可以设置为输入/输出；输入时可设置为：同步（经触发器） 异步（不经触发器）第二十三页，共31页。2.CLB本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统2CLB第二十四页，共31页。3.互连资源第二十五页，共31页。分布式

每一位触发器控制一个编程点4.SRAM第二十六页，共31页。二、编程数据的装载数据可先放在EPROM或PC机中通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中“装载”结束后，进入编程设定的工作状态每次停电后，SRAM中数据消失下次工作仍需重新装载第二十七页，共31页。8.8在系统可编程通用数字开关（ispGDS）ispGDS22的结构框图第二十八页，共31页。8.9PLD的编程以上各种PLD均需离线进行编程操作，使用开发系统一、开发系统硬件：计算机+编程器软件：开发环境（软件平台）VHDL,V