数字系统仿真vhdl设计第一、二章EDA与PLD

数字系统仿真vhdl设计第一、二章EDA与PLD第一页，共91页。第1章EDA技术概述第二页，共91页。第1章EDA技术概述1.1EDA技术及其发展概况1.2EDA技术的基本特征和设计工具1.3EDA技术的的实现目标和设计流程1.4硬件描述语言（HardwareDescriptionLanguage）概述1.5EDA技术和ASIC设计1.6EDA技术的发展趋势第三页，共91页。第1章EDA技术概述1.1EDA技术及其发展概况Electronic

DesignAutomation：电子设计自动化是一整套电子系统设计软件工具，由CAD，CAM，CAT，CAE发展而来是电子CAD通用软件包，以计算机为平台，融合应用电子技术，计算机技术，智能化技术

可辅助进行：集成电路（IC）设计电子电路设计

PCB设计

与微电子技术、计算机技术、设计工艺同步发展。EDA软件-开发环境计算机-开发工具器件FPGA/CPLD-硬件载体硬件描述语言-表达设计意图第四页，共91页。EDA技术的发展阶段

20世纪70~80年代CAD阶段 孤立的程序，计算机运行速度，存储量，图形功能限制 逻辑仿真、印刷电路板（PCB）、IC版图编辑，CAD概念产生。计算，绘图速度受限，程序间数据无统一格式，传输交换不便。

20世纪80年代后期EDA发展的中级阶段计算机辅助工程（CAE）阶段。电路仿真，IC布图，IC版图参数提取，PCB布图检验，设计文档制作。与初期比，简单的图形编辑+电路功能设计和图形设计通过电气功能网表将两者联系在一起，实现工程设计。第五页，共91页。EDA技术的发展

20世纪90年代以后是设计自动化EDA阶段 电子系统：朝着多功能、高速度、智能化的方向发展，要求IC设计短时间内高效完成；集成度的提高，使复杂电子系统可在一个集成电路芯片上实现，要求EDA技术从电子系统的功能和行为描述开始，综合设计出逻辑电路，并自动地映射到可供生产的IC版图。这一高级设计技术让EDA真正进入了自动化时代。进入21世纪后，EDA技术开始进如一个崭新的时代，突出表现在以下几个方面：第六页，共91页。EDA技术的发展1、电子技术各个领域全面融入EDA技术，除了数字电子技术之外，传统电路系统设计建模理念发生重大变化：软件无线电技术、硬件描述语言的表达和设计标准化、可编程器件的出现，数字信号处理和图像处理的全硬件实现方案的推出，软硬件技术的进一步融合等等。2、IP（IntellectualProperty知识产权）核得到广泛应用，基于IP核的SOC（SystemonChip片上系统）技术日趋成熟，电子设计的知识产权得到表达和确认。3、FPGA实现DSP成为可能，使得基于FPGA的高速数字信号技术得以实现4、嵌入式微处理器软核推出，FPGA、CPLD的规模越来越大，让SOPC（可编程片上系统）技术进入大规模应用，在一片FPGA上实现完备的DSP系统成为可能。5、在仿真和设计两方面支持HDL（硬件描述语言）的EDA软件不断推出，系统级，行为级HDL让复杂的电子系统设计和验证趋于简单。6、EDA技术加快了电子设计领域各学科之间的渗透和融合

：模拟数字，软件硬件，系统器件，ASIC/FPGA，行为与结构，标准单元库/IP核第七页，共91页。EDA技术的基本特征1.2EDA技术的基本特征和设计工具1.2.1基本特征

1、硬件描述语言设计输入

2、“自顶而下”设计方法

3、逻辑综合和优化

4、开放性和标准化

5、库（Library）第八页，共91页。EDA设计工具

1.2.2EDA设计工具

1、设计输入工具（编辑器） 文字编辑器：数字电路VHDL，Verilog，模拟电路SPICE

图形编辑器：版图几何图形，硬件系统方框图，原理图 典型的原理图输入工具至少应该包括以下三个方面： （1）基本单元符号库：图形符号和仿真模型 （2）原理图编辑的编辑功能 （3）产生网表的功能

2、设计仿真工具（仿真器） 模拟器

3、检查/分析工具

版图，逻辑连接，时序分析Cadence第九页，共91页。EDA设计工具

4、优化/综合工具 高层次-〉低层次，行为-〉结构Synopsys：DC 5、布局和布线工具（适配器） 针对具体器件

6、下载工具（编程器） 将设计适配后输出的文件下载到PLD器件，实现硬件

7、PCB设计工具

Protel 8、模拟电路仿真工具

SPICE第十页，共91页。EDA设计工具

一些IC前端设计工具

（1）代码输入：

语言输入：

SummitVisualHDL

Summit

Renior

Mentor

图形输入：

composer

Candence

Viewlogic

Viewdraw

（2）电路仿真：数字电路仿真

Verilog：

VCS

Synopsys

Verilog—XL

Candence

modle-sim

Mentor

Vhdl：

VSS

Synopsys

NC—vhdl

Candence

modle-sim

Mentor

模拟电路仿真

Hsipce

Synopsys

SpectreSimulator，Pspice

Cadence

SmartSpice

Silvaco

（3）逻辑综合：

DCExpert

Synopsys

BuilderGates

Cadence

BlasterRTL

Magama

Synplify

PRO

Synplify第十一页，共91页。EDA技术优势1.2.3EDA技术的优势

1、采用硬件描述语言，便于复杂系统的设计

2、强大的系统建模和电路仿真功能

3、具有自主的知识产权

4、开发技术的标准化和规范化

5、全方面利用计算机的自动设计、仿真和测试技术

6、对设计者的硬件知识和硬件经验要求低第十二页，共91页。EDA技术实现目标1.3EDA技术的的实现目标和设计流程1.3.1实现目标 四个应用领域：

1、印刷电路板设计（PCB）

2、集成电路设计（IC或ASIC）

3、可编程逻辑器件设计（FPGA/CPLD) 4、混合电路设计不同学科：电子技术-非电子技术不同模式：模拟电路-DSP、电路级-器件级、不同层次：行为级，寄存器级，门级，开关级混合设计

第十三页，共91页。EDA技术应用层次和范畴EDA工具数字系统模块化设计数字电路设计FPGA设计PCB设计ASIC版图设计混合电路设计模拟电路设计器件模型库系统仿真系统级电路级物理实现级第十四页，共91页。EDA技术主要流程1.3.2EDA设计的主要流程第十五页，共91页。数字集成电路设计流程文档子系统行为级描述RTL逻辑图布尔表达式门级网表电路表示到几何表示转化形成掩模版图第十六页，共91页。模拟集成电路的设计流程第十七页，共91页。硬件描述语言1.4硬件描述语言HardwareDiscriptionLanguage

可以描述硬件电路的功能，信号连接关系及定时（时序）关系的语言，形式化方法描述数字电路和设计数字电路系统的语言。VHDL 1983，美国国防部发起创建。

1987，1993，2002IEEE标准1076

描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。

第十八页，共91页。VHDLVHDL的程序结构特点： 更强的行为描述能力；是设计语言，标准网表格式，也是仿真语言；实体，程序包，库概念支持大规模设计，利用已有设计重用；可利用EDA工具进行综合，生成电路；与具体硬件结构和实现工艺无关第十九页，共91页。VerilogVerilogHDL

1983——GatewayDesignAutomation1989——CandencepurchasedGateway1990——CandencereleasedVerilogtopublic1995——IEEEVerilog136419952001——IEEEVerilog13642001 VerilogHDL是在C语言基础上发展而来的HDL，简洁，高效，易用

VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言

第二十页，共91页。ABEL-HDLABEL-HDL ABEL设计语言是一种最基本的HDL，与VerilogHDL属于同一级别，但其特性和受支持程度远不如Verilog。ABEL从PLD设计中发展而来Verilog从IC设计中发展而来特点：格式简洁，编译要求宽松。应用场合越来越少第二十一页，共91页。不同层次的描述方式设计层次行为描述结构描述系统级systemlevel系统算法系统逻辑框图RTL级（寄存器传输级）registertransferlevel数据流图，真值表，状态机寄存器，ALU，ROM等分模块描述门级gate-level布尔方程，真值表逻辑门，触发器，锁存器构成的逻辑图版图级layout-level几何图形图形连接关系第二十二页，共91页。HDL比较Verilog和VHDL的比较

二者主要区别在逻辑表达描述级别：VHDL：更适合于行为级描述，适用于电路高级建模，较适合于FPGA/CPLD目标器件设计。入门相对较难，熟悉后设计效率高于verilogVerilog：RTL级硬件描述语言，适合于RTL级和更低层次的门电路级描述，更适合于直接的集成电路或ASIC设计。易学易用，入门容易

第二十三页，共91页。EDA技术和ASIC设计1.5EDA技术和ASIC设计1.5.1ASIC的特点和分类ASIC(ApplicationSpecificIntegratedCircuit)专用集成电路应专门用户要求和特定应用领域的需要而设计、制造的集成电路。特点：面向特定用户的需求，批量生产时与通用IC相比体积更小、功耗更低、可靠性高、性能高、保密性强、成本低。

第二十四页，共91页。数字集成电路分类数字集成电路分类数字集成电路标准电路用户定制电路RAM，ROM，SSI，LSI，如74系列，CMOS软件组态的微处理器，CPU，DSP，PLC全定制电路半定制电路门阵列标准单元阵列可编程器件PLDPROM，PLA，PAL，GAL，CPLDFPGA第二十五页，共91页。ASIC特点和分类ASIC分类1.按功能分数字模拟数模混合微波2.按使用材料硅最常用，数字/模拟/数模混合ASICMOS型70%，双极型16%，BiCMOS型11%砷化镓高速抗辐射工作温度宽，微波ASIC第二十六页，共91页。ASIC特点和分类3.按设计方法 全定制，各层掩模按特定电路功能专门制造半定制，有约束性的设计门阵列：预先制好的硅阵列，包含基本逻辑门和触发器，片上留有布线区标准单元：将预先配置好的经过测试有一定功能的逻辑块作为标准单元，存放在数据库，供设计时调用，在版图级完成与电路一一对应的最终设计PLD第二十七页，共91页。ASIC设计方法1.5.2ASIC的设计方法

第二十八页，共91页。IP核概念与SOC设计1.5.3IP核复用技术与SOC设计

1、IP核的基本概念

IP，原意知识产权，著作权。 在IC设计领域，可理解为用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。 与IC工艺无关，可以移植到不同的半导体工艺中IC设计复用：复用以前的IP，利用已有的或第三方IP作为宏单元进行系统集成，形成完整的系统。第二十九页，共91页。IP核种类IP核种类----硬核，固核，软核硬核以版图形式描述基于一定设计工艺，设计者不能修改，系统设计布局布线难，灵活性较差有效保护知识产权固核由RTL描述和可综合的网表组成可在系统级重新布局布线，按规定增减部分功能实现技术不能更改，不同厂家固核不能互换，灵活性较差软核完全用HDL语言描述与实现技术无关，可按需要进行修改可在系统设计中重新布局布线灵活性较大时序不确定，增加系统设计后测试的难度第三十页，共91页。IP核内容IP核内容功能描述文件说明IP功能时序要求设计实现文件具体设计设计验证文件仿真验证用综合描述文件指导软核综合第三十一页，共91页。SOC设计

2、SOC设计

SystemonChip，系统级芯片,片上系统 是一个有专用目标的集成电路,包含功能完整的一个系统并有嵌入软件的全部内容。 也是一种技术,用以实现从确定系统功能开始,到软/硬件划分,并完成设计的整个过程。

第三十二页，共91页。基于IP模块的SOC设计方法含时序的全功能指令集，体系结构总线功能时序模型测试模型平面物理模型电规则检查周期精度的全功能IP模块设计IP模型生成设计修正基于IP模块的SOC设计方法采用自顶向下的设计和综合技术，大量IP模块的复用集成为特点功能设计详细时序设计物理设计系统级芯片软件设计IP模块设计IP验证模型层次IP模块集成使用第三十三页，共91页。基于IP的SoC设计的关键技术基于IP的SoC设计的关键技术系统级设计方法 总线架构技术、软硬件协同设计技术

IP核的设计和使用 设计，测试，验证技术、仿真技术，低功耗设计技术 超深亚微米集成电路设计实现技术

此外还要做嵌入式软件移植、开发研究,是一门跨学科的新兴研究领域。

IP核可复用技术是SOC设计中关键，和保证系统及芯片开发效率和质量的重要手段。SoC的实现全定制ICFPGA/CPLDSOPC：SystemonProgrammableChip可编程片上系统第三十四页，共91页。EDA技术的发展趋势1.6EDA技术的发展趋势

1、高性能EDA工具将得到进一步发展 新的系统级设计设计和验证语言,混合仿真工具systemC/systemverilog/C/C++

2、EDA技术将使ASIC和FPGA逐步走向融合 许多PLD公司为ASIC提供FPGA内核，可用于修改设计问题，提高ASIC设计灵活性

3、EDA技术的应用领域越来越广泛第三十五页，共91页。第2章可编程逻辑器件基础第三十六页，共91页。第2章可编程逻辑器件基础2.1PLD入门2.2基于乘积项（Product-Term）的PLD的基本结构原理2.3基于查找表（lookuptable）的FPGA的基本结构原理2.4PLD的基本资源2.5PLD的编程元件2.6PLD的设计开发流程和开发工具2.7CPLD/FPGA厂商2.8CPLD/FPGA比较第三十七页，共91页。第2章可编程逻辑器件基础2.1可编程逻辑器件入门PLD可编程逻辑器件（ProgramableLogicDevice）FPGA现场可编程门阵列（FieldProgramableGateArray)两者的功能基本相同，只是实现原理略有不同，可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。CPLD复杂可编程逻辑器件（ComplexProgramableLogicDevice）第三十八页，共91页。RDDQ

QSD第2章可编程逻辑器件基础PLDLogicAmoebaProgrammablelogicdevice第三十九页，共91页。2.1.1可编程逻辑器件发展历程Programmablelogicdevice低密度20世纪70年代PROM和PLAprogrammablelogicarray，Fuse熔丝编程结构70年代末AMDPALprogrammablearraylogic80年代初LatticeGALgenericarraylogic，E2PROM技术高密度80年代中AlteraEPLDerasableprogrammablelogicdevice，E2PROMorFlash technologyXilinxFPGAfieldprogrammablegatearray，SRAMtechnology90年代CPLD，complexPLD,Lattice提出ISP技术近年SOPC技术，高度集成化第2章可编程逻辑器件基础第四十页，共91页。2.1.2PLD器件的分类

1）PLD器件的分类－－按集成度 低密度500-750门以下PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路 高密度，已经有超过400万门的器件EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高，甚至可以做到SOC（SystemOnaChip）PLD器件的分类－－按集成度

第四十一页，共91页。PLD器件的分类－－按编程工艺2）PLD器件的分类－－按编程工艺熔丝或反熔丝编程器件－－Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活SRAM－－大多数公司的FPGA器件可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序ROM－－大多数CPLD器件基于EPROM，EEPROM或FLASH可反复编程不用每次上电重新下载，但相对速度慢，功耗较大第四十二页，共91页。3)PLD器件的分类－－按器件结构基于乘积项（Product-Term)的PLD结构

与或阵列通过修改固定内部电路的逻辑功能来编程，实现“积之和”形式的布尔逻辑函数大部分PLD，CPLD基于查找表（LUT，LookUpTable)的PLD结构类似门阵列，由简单查找表组成可编程逻辑门，在构成阵列形式通过改变内部连线的布线来编程大多数FPGAPLD器件的分类－－按器件结构第四十三页，共91页。第2章可编程逻辑器件基础2.1.3PLD器件的优势

1、缩短研制周期 用FPGA／PLD试制样片，快速占领市场。

2、降低设计成本 出厂前做过测试，不需设计人员承担投片风险和费用，在实验室就可以通过相关的软硬件环境来完成芯片的最终功能设计。

3、提高设计灵活性 可反复地编程、擦除、使用，或在外围电路不动的情况下用不同软件就可实现不同功能。

4、

FPGA／CPLD规模越来越大，实现的功能越来越强，可实现系统集成。第四十四页，共91页。第2章可编程逻辑器件基础2.2基于乘积项（Product-Term

）的PLD器件的基本结构原理

器件名与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态第四十五页，共91页。第2章可编程逻辑器件基础电路符号第四十六页，共91页。第2章可编程逻辑器件基础PROM实现的函数为：第四十七页，共91页。PLAI5I4O0I3I2I1I0O1O2O3ProgrammableANDarrayProgrammableORarrayIndicatesprogrammableconnectionIndicatesfixedconnectionPROMPALI5I4O0I3I2I1I0O1O2O3ProgrammableANDarrayFixedORarrayO0I3I2I1I0O1O2O3FixedANDarrayProgrammableORarray与或阵列均可编程与阵列可编程或阵列固定或阵列可编程与阵列固定第2章可编程逻辑器件基础第四十八页，共91页。第2章可编程逻辑器件基础GAL

BlockDiagramEEPROM工艺与或阵列输出逻辑宏单元，多种组态组合逻辑I/O寄存器I/O第四十九页，共91页。ispGAL22V10A的每个输出宏单元有2个主要功能模式：寄存器IO；组合逻辑输出模式和极性由2个bit(S0andS1)控制，通过逻辑编译器可进行设置OLMCOutputLogicMacrocell第五十页，共91页。

以MAX7000系列为例基于乘积项的CPLD内部结构第五十一页，共91页。

宏单元Macrocell第五十二页，共91页。组合逻辑输出(AND3的输出)：f=(A+B)*C*(!D)=A*C*!D+B*C*!D(!D表示D的“非”）

乘积项结构PLD的逻辑实现原理f第五十三页，共91页。实现组合逻辑f:A,B,C,D由PLD的管脚输入后进入可编程连线阵列（PIA)，在内部产生A,A反,B,B反,C,C反,D,D反8个输出。图中x表示相连（可编程熔丝导通），得到：f=f1+f2=(A*C*!D)+(B*C*!D)

DFF：用宏单元中的可编程D触发器实现CLK：走芯片的全局时钟专用通道，直接连接到DFF时钟端。DFF的输出与I/O脚相连，把结果输出到芯片管脚。乘积项结构PLD的逻辑实现原理第五十四页，共91页。简单电路：只需一个宏单元就可以完成，如前例。复杂电路：一个宏单元不能实现，可通过并联扩展项和共享扩展项连接多个宏单元，宏单元的输出也可连接到PIA，再做为另一个宏单元的输入。从而实现更复杂逻辑。这种基于乘积项的PLD基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。乘积项结构PLD的逻辑实现原理第五十五页，共91页。2.3基于查找表的FPGA结构原理采用这种结构的PLD芯片也称之为FPGA：如Altera的APEX，Stratix系列,Xilinx的Spartan,Virtex系列等。查找表（Look-Up-Table)：LUT本质上是一个RAM目前FPGA中使用4或6输入LUT，所以每一个LUT可以看成一个有4或6位地址线的16x1（或64x1）的RAM。通过原理图或HDL语言描述的逻辑电路，PLD/FPGA软件会自动计算其所有可能的结果，并将其事先写入RAM。每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容输出即可。基于查找表（LUT)的FPGA的结构第五十六页，共91页。一个4输入与门的例子实际逻辑电路LUT的实现方式

a,b,c,d输入逻辑输出地址RAM中存储的内容00000000000001000010....0...01111111111

查找表（Look-Up-Table)的原理与结构第五十七页，共91页。xilinxSpartan-II的内部结构xilinxSpartan-II芯片内部结构Slices结构基于查找表（LUT)的FPGA的结构第五十八页，共91页。Spartan-II主要包括CLBs，I/O块，RAM块和可编程连线（未表示出）。在spartan-II中，一个CLB包括2个Slices每个slices包括2个LUT，2个触发器和相关逻辑。

Slices可看作是SpartanII实现逻辑的最基本结构单元(xilinx其他系列，如SpartanXL,Virtex的结构与此稍有不同，具体请参阅数据手册）基于查找表（LUT)的FPGA的结构第五十九页，共91页。altera的FLEX/ACEX等芯片的结构

alteraFLEX/ACEX芯片的内部结构基于查找表（LUT)的FPGA的结构第六十页，共91页。

逻辑单元（LE）内部结构基于查找表（LUT)的FPGA的结构第六十一页，共91页。FLEX/ACEX的结构：LAB，I/O块，RAM块（未表示出）和可编程行/列连线。在FLEX/ACEX中，一个LAB包括8个逻辑单元（LE）每个LE包括一个LUT，一个触发器和相关的逻辑。LE是FLEX/ACEX芯片实现逻辑的最基本结构(altera其他系列，如APEX的结构与此基本相同，具体请参阅数据手册）基于查找表（LUT)的FPGA的结构第六十二页，共91页。我们仍以这个电路为例。组合逻辑：A,B,C,D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连接到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出。D触发器：利用LUT后面D触发器来实现。CLK：由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到DFF的时钟端。DFF的输出与I/O脚相连，把结果输出到芯片管脚。查找表结构的FPGA逻辑实现原理第六十三页，共91页。对于一个LUT无法完成的电路，通过进位逻辑将多个单元相连，可以实现复杂的逻辑。由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。也有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需要外加专用的配置芯片。查找表结构的FPGA逻辑实现原理第六十四页，共91页。随着技术的发展，在2004年以后，一些厂家推出了一些新的PLD和FPGA，这些产品模糊了PLD和FPGA的区别。例如：Altera的MAXII系列PLD，基于FPGA（LUT）结构，集成配置芯片于PLD，在本质上是一种在内部集成了配置芯片的FPGA，但由于配置时间极短，上电就可以工作，所以对用户来说，感觉不到配置过程，可以象传统的PLD一样使用，容量和传统PLD类似，所以altera把它归作PLD。Lattice的XP系列FPGA，同样将外部配置芯片集成到内部,在使用方法上和PLD类似，但是容量大，性能和传统FPGA相同，也是LUT架构，所以Lattice仍把它归为FPGA。其他结构类型的FPGA和PLD第六十五页，共91页。第2章可编程逻辑器件基础2.4可编程逻辑器件的基本资源2.4.1可编程功能单元RAM查找表基于多路开关的功能单元固定功能单元2.4.2可编程输入输出单元2.4.3可编程布线资源长线直线连线通用内部连线开关矩阵可编程连接点2.4.4片内RAM（块式、分布式）第六十六页，共91页。第2章可编程逻辑器件基础2.5可编程逻辑器件的编程元件非易失 熔丝型开关一次编程 反熔丝开关一次编程军品浮栅编程元件多次编程EPROMEEPROMFlashMemory易失

多次编程基于SRAM编程元件第六十七页，共91页。每个编程互联节点上有熔丝需要连接，保留熔丝若需断开，则用比工作电流大得多的编程电流烧断熔丝一次性编程熔丝占芯片面积较大基于熔丝（FUSE）第六十八页，共91页。基于熔丝（FUSE）第六十九页，共91页。antifusepolysiliconONOdielectricn+

antifusediffusion2l核心：介质未编程时开关呈高阻（例如一对反向串联的肖特基二极管），当编程电压加在开关上将介质击穿后（使一个二极管永久性击穿而短路），开关呈现导通状态。熔丝：PROMPAL反熔丝：ActelFPGA基于反熔丝（ANTI-FUSE）第七十页，共91页。0V25V0VDSRemovingprogrammingvoltageleaveschargetrapped5V22.5V5VDSProgrammingresultsin

higherVT.20V10V5V20VDSAvalancheinjection浮栅晶体管编程：利用浮栅存储电荷来保存数据非易失可重复擦除器件：GAL，CPLDEPROM紫外线擦除基于浮栅晶体管编程第七十一页，共91页。

Controlgateerasurep-substrateFloatinggateThintunnelingoxiden1sourcen1drainprogrammingEEPROM电擦除FlashROM快速电擦除FLASHEEPROM第七十二页，共91页。WLBLVDDM5M6M4M1M2M3BLQQConfig.ControlRead/Write.ControlDataIOSRAM，静态配置存储器，易失元件，XilinxFPGA每次加电必须重新配置，方便在线重置基于SRAM编程第七十三页，共91页。第2章可编程逻辑器件基础2.6可编程逻辑器件的设计开发流程和开发工具2.6.1设计流程第七十四页，共91页。设计流程架构设计产生设计文档非常重要器件设计目标说明与上层或整个系统关系描述器件外部接口器件结构图structuraldiagram器件完整系统的工作方法，原理描述operationalgorithm其内部各个子模块结构功能描述I/O信号定义结构structuraldiagram工作原理功能或行为描述operationalgorithm与软件接口定义第七十五页，共91页。设计输入原理图适合描述连接关系和接口关系，直观，对表现层次结构，模块化结构更为方便要求设计工具提供必要元件库或逻辑宏单元设计可重用性可移植性差一些HDL文本逻辑描述能力强描述接口连接关系不如图形方式直观是基本，有效，通用的输入方法 一般的，PLD设计采用层次化设计方法，顶层设计描述器件总体功能，常使用图形法；底层设计描述器件最基本的功能模块，常用HDL描述。设计流程设计输入第七十六页，共91页。设计综合：是将HDL描述与硬件结构挂钩，将软件转化为硬件电路的关键步骤。有三种形式：行为综合：从算法表示，行为描述转换到寄存器传输级（RTL），即从行为描述转换到结构描述逻辑综合：RTL级描述转换到逻辑门级（含触发器）版图综合/结构综合：从逻辑门表示转换到版图表示，或转换到PLD器件的配置网表表示综合时要给定最后实现的硬件结构参数，综合的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应的映射关系。显然映射不是唯一的，为达到速度，面积，性能优化，常需要对综合加以约束，称为综合约束。设计流程设计综合第七十七页，共91页。设计流程

设计综合要点FPGA/IC硬件结构参数HDL描述的电路电路网表约束条件速度/面积/性能优化综合工具第七十八页，共91页。布局布线适配器：结构综合器，将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件。适配所选定的目标器件必须与综合时指定的目标器件相同。EDA软件中综合器可由第三方EDA公司提供，而适配器则需要由CPLD/FPGA供应商提供。因为适配器适配对象直接与器件结构细节相对应。适配后可利用适配所产生的仿真文件作精确时序仿真，同时产生可用于编程的文件设计流程布局布线第七十九页，共91页。时序与功能仿真仿真：编程下载前利用EDA工具对适配生成的结果进行模拟测试，对电路进行功能验证。功能仿真：不考虑信号延时等因素，也叫前仿真时序仿真：选择了具体器件并完成了布局布线后进行，包含定时关系，是接近真实器件运行特性的仿真，精度高。也叫后仿真不同器件内部延时不一样，不同布局布线会对延时造成很大影响，有必要作后仿真，以分析电路的情势关系，估计设计的性能设计流程时序与功能仿真第八十页，共91页。编程下载和硬件测试下载：把适配后生成的下载或适配文件，通过编程器或编程电缆装入FPGA/CPLD中。将基于EEPROM等工艺的非易失结构的CPLD器件的下载称为编程（program）基于SRAM工艺结构的FPGA器件的下载成为配置（configure）对于反熔丝结构和Flash结构的FPGA的下载，以及对FPGA的专用配置ROM的下载仍称为编程。编程方式ISP在系统编程专用编程器现在的编程器一般都支持在系统编程，设计数字系统和做PCB板时应预留好器件的下载接口设计流程编程下载和硬件测试第八十一页，共91页。第2章可编程逻辑器件基础2.6.2CPLD/FPGA开发工具1、设计输入编辑器原理图

ViewDraw Or