数字电路与数字逻辑实验报告 实验三 时序逻辑电路设计_第1页
数字电路与数字逻辑实验报告 实验三 时序逻辑电路设计_第2页
数字电路与数字逻辑实验报告 实验三 时序逻辑电路设计_第3页
数字电路与数字逻辑实验报告 实验三 时序逻辑电路设计_第4页
数字电路与数字逻辑实验报告 实验三 时序逻辑电路设计_第5页
已阅读5页，还剩1页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

《数字电路与数字逻辑实验报告》实验3时序逻辑电路设计班级：姓名：学号：日期：实验三时序逻辑电路设计一、实验目的1、掌握中规模集成计数器74LS161的逻辑功能和使用方法。2、掌握使用清零法及置数法构成任意进制计数器的方法。二、预习要求1、复习计数器电路的工作原理。2、完成本次实验的电路设计。三、实验设备数字电路实验箱，集成芯片74LS161，74LS00，74LS20。四、实验原理计数器：计数器是一种中规模集成电路，其种类有很多。如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。计数器常常从零开始计数，所以具有"置零"的功能，通常计数器还有"预置"的功能，通过预置数据于计数器中，可使计数从任意数值开始常用计数器均有典型产品，不须自己设计，只要合理选用即可。常用计数器均有典型产品，不须自己设计，只要合理选用即可。本实验所列出的计数器均为常用器件，实验、课设都会用到，而本次实验中只选用74LS161作为计数器实验用器件。因此对这几种常用的计数器在以下都有作了简要介绍。中规模四位二进制同步计数器（74LS161）74LS161为带预置功能的二进制同步计数器。应用N进制中规模集成器件实行任意模值M计数器[N>=M时，主要是从N进制计数器状态转移表中去除（N-M）个状态]，通常利用清除端（RD）和并行端（LD）来实现。五、实验内容1、测试四位二进制同步计数器74LS161的逻辑功能图3.1为74LS161的管脚图。74LS161为16进制同步计数器，异步清零。Qcc为串行进位输出，当74LS161的输出Q3Q2Q1Q0为1111时Qcc应输出1。图3.174LS161管脚图（1）清零：令RD=0，其它输入均为任意状态，这时计数器输出均为0。清零后，令RD=1。（2）同步并行置数：清零后，令RD=1,LD=0,送入任意4位二进制数。如D0D1D2D3=d0d1d2d3（任意一组四位二进制数）；加CP脉冲，观察CP=0，CP由0→1和CP由1→0三种情况下计数器输出状态的变化；观察寄存器输出变化是否发生在CP脉冲的上升沿。（3）同步计数；清零后，令RD=1LD=1,ET=EP=1时计数。当ET或EP其中之一为0时，计数器保持原态。将以上测试结果填入表3.1中。表3.174LS161逻辑功能测试输入输出功能RDLDEPETCPD3D2D1D0Q3Q2Q1Q00××××××××10××01d3d2d1d0111101××××110××××××11×0×××××2、用四位二进制同步计数器74LS161和与非门74LS00使用置数法构成十进制计数器。连接图3.2电路，进行验证。画出状态转换图或者波形图。图3.2用置数法实现十进制计数3、用四位二进制同步计数器74LS161和与非门74LS20使用清零法构成十二

人人文库> 全部分类> 教育资料 > 中学教育

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论