数字电路电子秒表实验报告

一、试验目的1、学习数字电路中根本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、把握电子秒表的调试方法。二、试验原理图2－1为电子秒表的电原理图。按功能分成四个单元电路进展分析。数字电子技术根底课程设计〔一〕——电子钟数字电子技术根底课程设计电子秒表一．设计目的：1、了解计时器主体电路的组成及工作原理;2、生疏集成电路及有关电子元器件的使用;3、学习数字电路中根本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。二．设计任务及说明：电子秒表电路是一块独立构成的记时集成电路芯片。它集成了计数器连续计时等掌握功能。设计一个可以满足以下要求的简易秒表秒表由5位七段LED显示器显示，其中一位显示“min”,四位显示“s”，其中显示分辩率为s，计时范围是0—9分59秒99毫秒；具有清零、启动计时、暂停计时及连续计时等掌握功能；掌握开关为两个：启动〔连续〕/暂停记时开关和复位开关三．总体方案及原理:电子秒表要求能够对时间进展准确记时并显示出来,因此要有时钟发生器,记数及译码显示,掌握等模块,系统框图如下:时钟发生器记数器译码器显示器掌握器图1.系统框图其中：时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生100HZ的脉冲;记数器：对时钟信号进展记数并进位,毫秒和秒之间10进制,秒和分之间60进制;(3)译码器：对脉冲记数进展译码输出到显示单元中；5片LED和毫秒位；掌握器：掌握电路是对秒表的工作状态〔记时开头/暂停/连续/复位等〕进展掌握的单元，可由触发器和开关组成。四．单元电路设计，参数计算和器件选择：时钟发生单元时钟发生器可以承受石英晶体震荡产生100HZ555定时器构成的多谐振荡器，555555定时器构成的多谐振荡器做为电子秒表的输入脉冲源。因输出要求为100HZ的，选择占空比为55%，可依据T=〔〕Cln2=可选择的电阻进展连接可在输出端3获得频率为100HZT=的时钟源，RS触发器Q＝1时，门5开启，此时100HZ脉冲信号通过门5作为计数脉冲加于计数器①CP2。图2.时钟发生器555定时器构成的多谐振荡器记数单元记数器74160、74ls192、74ls90等都能实现十进制记数，本设计承受二—五—十进制加法计数器74LS903所示，555定时器构成的多谐振荡器作为计数器①①及计数器②接成8421译码显示单元的相应输入端连接，可显示～秒；～②及计数器③，计数器③和计数器④也接成8421码十进制形式，计数器④和计数器⑤接成60进制的形式，实现秒对分的进位。集成异步计数器74LS90简介74LS90是异步二—五—进制和十进制加法计数器。图3为74LS90引脚排列，表1为功能表。对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：(1)CP1输入，QA作为输出端，为二进制计数器。计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。CP2QACP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。CP1QDCP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。清零、置9功能。异步清零当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。置9功能S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。图引脚排列〔下〕输入输出功能清0置9时钟QDQCQBQAR0(1)、R0(2)S9(1)、S9(2)CP1CP2110××0××0000清00××011××1001置90××00××0↓1QA输出二进制计数1↓QDQCQB输出五进制计数↓QAQDQCQBQA输出8421BCD码十进制计数QD↓QAQDQCQB输出5421BCD码十进制计数11不变保持表1.74LS90功能表10秒到分位的6QB、QC连接到一个与门，它的置零信号与系统的置零信号通过一个或门连接接至R0(1)，即当记数为64所示。图4.74ls90组成的6进制记数器3.译码显示单元74LS248〔74LS48〕是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的管脚图如图5所示.显示器用LC5011-11LED显示器.(multisim中仿真可DCD_HEX代替译码和显示单元)。图5.74LS248管脚图4.掌握单元启动〔连续〕/暂停记时开关RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出作为单稳态触发器的输入，另一路输出Q作为与非门5的输入掌握信号。B〔接地1输出＝1；门2Q＝0，K2QK1,Q由0变为1，门5开启,为计数器启动作好预备。由1变0，送出负脉冲，启动单稳态触发器工作。清零开关通过开关对每个计数器的R0(2)给以高电平能实现系统的清零。MULTISIM中进展仿真将各个芯片在MULTISIM8中连接并进展仿真，仿真如图6所示，结果正确。六：设计所需元件555触发器一片，74ls90五片，74ls248五片，LC5011-11LED显示器五片，电容、电阻假设干。七：设计心得本次课程设计对数字电子技术有了更进一步的生疏，实际操作和课本上的学问有很大联系，但又高于课本，一个看似很简洁的电路，要动手把它设计出来就比较困难了，由于是力量图2－1电子秒表原理图RS触发器Q作为与非门5的输Q作为与非门5的输入掌握信号。K〔接地1输出2K〔接地1输出22预备。由1变0，送出负脉冲，启动单稳态触发器工作。RS触发器在电子秒表中的职能是启动和停顿秒表的工作。单稳态触发器viRS触发器端供给，输出负viRS触发器端供给，输出负R。静态时，门4应处于截止状态，故电阻R必需小于门的关门电阻R 。定时OffRCRPCP。单稳态触发器在电子秒表中的职能是为计数器供给清零信号。图2－2单稳态触发器波形图 图2－3 引脚排列3．时钟发生器图2－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调整电位器RW，使在输出端3获得频率为50HZ的矩形波信号，当根本RSCP2。74LS90构成电子秒表的计数单元，如图2－1中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进展五分频，在输出端QD取得周期为的矩形脉冲，作为计数器②的时钟输入。计数～秒；1～秒计时。注：集成异步计数器74LS90器，又可以作五进制和十进制加法计数器。图2－3为74LS90引脚排列，表2－1为功能表。R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：CP1输入，QA作为输出端，为二进制计数器。CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。作为输出端，则构成异步8421码十进制加法计数器。相连，计数脉冲由作为输出端，则构成异步5421码十进制加法计数器。清零、置9功能。异步清零当00均为“1”S9S9中有“0”DCA＝0000。置9功能＝1001。表2-1输 入 输出清0 置9 时 钟 功 能R0(1)、R0

0

9(2)

CP1××××0000清0××1001置9

CP2

QDQCQBQA1 1× 00 ×1 1× 0↓ 1 QA 输出1 ↓ QDQCQB输出

0 × 0 × 0 ×

↓ QAQD ↓1 1

QDQCQBQA输出8421BCD码QAQDQCQB输出5421BCD码不变

十进制计数保持单稳态触发器电子电路2023-05-1217:45:10阅读127评论0 单稳态触发器被广泛用于脉冲整形、延时〔产生滞后于触发脉冲的输出脉冲〕以及定时〔产生固定时间宽度的脉冲信号〕等。单稳态触发器的暂稳态通常是靠RC电路的充、放电过程来维持的，RC电路可接成两种形式：微分和积分电路形式一、单稳态触发器的工作特性：它有稳态和暂稳态两个不同的工作状态；在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，电路能自动返回稳态；暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。二、微分型单稳态触发器电路构造图微分型单稳态触发器CMOSRC微分电路图微分型单稳态触发器工作原理1〕在稳态下，VI=0,VI2=VDDVo=0，Vo1=VDD，C上无电压VIVdVdVTH以后，引发正反响过程：2〕Vo1快速跳变为低电平，VI2也同时跳变为低，Vo同时电容C开头充电，VI2渐渐上升3〕当VI2上升至VTH时，此时假设触发脉冲已消逝，则Vo1，VI2快速跳变为高电平，Vo=0C放电到C上电压为0。输出脉冲幅