数电实验报告(一)_第1页
数电实验报告(一)_第2页
数电实验报告(一)_第3页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

千里之行，始于足下让知识带有温度。第第2页/共2页精品文档推荐数电实验报告(一)数字电路试验设计报告

试验名称：组合规律讨论（一）——QuartusⅡ软件的使用

试验目的：

1.学会使用QuartusⅡ软件，运用该软件设计电路原理图。

2.学会用语言设计电路原理图，并会对设计图举行功能和时序

仿真。

3.学会从QuartusⅡ软件中下载原理图到FPGA,测试电路功能。试验仪器：

1.计算机1台

2.数字电路试验板1块

试验内容：

1.利用软件，用原理图输入的办法实现三变量多数表决器电

路，举行功能和时序仿真，记录仿真波形。

2.利用QuartusⅡ软件，用VHDL文本输入的办法实现一位全加

器电路，举行功能和时序仿真，并下载入FPGA，在实验箱上

测试其电路功能。

设计过程及仿真结果：

1.三变量多数表决器原理图

功能仿真波形

时序仿真波形

2.一位全加器的VHDL语言描述

entityadd1is

port(

A,B,C:inbit;

D,S:outbit

);

endadd1;

architectureoneofadd1is

begin

S<=AXORBXORC;

D<=((AXORB)ANDC)OR(AANDB);

endone;

一位全加器功能真值表

验证其功能

功能仿真波形

时序仿真波形

试验结果分析：

（1）由仿真结果可以看出，三变量多数表决器电路原理图及一位全加器的VHDL语言描述正确。

（2）由仿真结果可知，功能仿真时对信号的输入没有延迟，而时序仿真时，当多个输入信号在同一时刻处同时发生变化时，此时电路存在竞争，会有冒险，故从仿真

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论