【无线射频芯片】-大型多GHz时钟树中的相位偏差_第1页
【无线射频芯片】-大型多GHz时钟树中的相位偏差_第2页
【无线射频芯片】-大型多GHz时钟树中的相位偏差_第3页
【无线射频芯片】-大型多GHz时钟树中的相位偏差_第4页
【无线射频芯片】-大型多GHz时钟树中的相位偏差_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1/1大型多GHz时钟树中的相位偏差简介

大型时钟树使用多种类型的传输线,跨越多块电路板和多条同轴电缆,通过多个时钟器件路由时钟信号的状况并不少见。即使采纳最佳实践做法,这些介质中的任何一种都可能带来大于10ps的相位偏差。然而,在一些应用中,需要全部时钟信号实现小于1ps的偏差。其中一些应用包括相控阵、MIMO、雷达、电子战(EW)、毫米波成像、微波成像、仪表和软件定义无线电(SDR)。

本文指出了设计过程、制造过程和应用环境中可能导致1ps或以上相位偏差的几个关切问题。对于这些关切问题,本文将供应一些建议、示例和阅历法则,关心读者直观地了解相位偏差的根本缘由和幅度。

传输线的延迟等式

这里列出的等式用于估算单个时钟路径的传播延迟(pd)和由于多个时钟传播途径或环境条件变化导致的传播延迟的变化值在大型时钟树应用中,时钟走线之间的pd是总系统时钟偏移的一部分。等式1和等式2供应了两个主变量,它们用于掌握一条传输线的pd:传输线的物理长度(ℓ)和有效介电常数(Ɛeff)。对于等式1,vp表示传输线相速度,VF表示速度因子(%),c表示光速(299,792,458m/s)。

等式3计算两条传输线之间的增量传播延迟(∆pd)

传输线介电材料具有随温度而变化的特性。介电常数的温度系数(TCDk)通常用相位变化(ϕppm)与温度的关系曲线表示,单位为百万分之一(ppm);其中ϕppm值为目标温度下的相位与基准温度(通常为25C)下的相位的差值。已知温度,ϕppm和传输线长度时,等式4用于估算传播延迟相对于基准温度的变化。

同轴电缆介电材料具有因电缆弯曲而转变的特性。电缆弯曲的半径和角度打算了有效介电常数的变化。一般地,通过比较特定电缆弯曲的相位与直线电缆的相位,将其表示为相位的变化(ϕdeg)。对于已知ϕdeg、信号频率(f)和电缆弯曲,等式5用于估算传播延迟的变化。

延迟变化留意事项

传输线的选择

建议:为了在多条走线之间获得最佳延迟匹配效果,就要匹配走线长度和传输线类型。

阅历法则:

两条走线长度之间相差1mm,就相当于pd~6ps(两个走线长度之间相差6mil就相当于pd~1ps)。

带状线比微带线或导体背衬的共面波导(CB-CPW)慢约1ps/mm。

不同的传输线类型会产生不同的Ɛeff和vp。使用等式2,这意味着物理长度相同的不同传输类型则有不同的pd。表1和图1供应了三种常见传输线(CB-CPW、微带线和带状线)的仿真结果,凸显了Ɛeff、vp和pd之间的差异。该仿真估算得到,对于10厘米的CB-CPW走线,pd比相同长度的带状线走线大100ps。仿真是用RogersCorporation的微波阻抗计算器(MicrowaveImpedanceCalculator)生成的。

表1.图1中的Rogers4003C仿真结果

Rogers4003C的相对磁导率(Ɛr),也称为介电常数(Dk),为3.55。留意,在表1中,CB-CPW和微带线的Ɛeff较低,由于它们暴露在空气之下,而空气的Ɛr=1。

要在同一层或者用同一种类型的传输线来对那些要求延时匹配的信号进行走线并不是总能实现的。表2供应了在为不同走线选择传输线类型时需要考虑的一些通用因素。假如需要匹配不同传输线类型的pd,最好使用电路板仿真工具而不是手动计算和阅历法则。

表2.广义传输线的考虑因素

图1.匹配传输线类型。

传输线过孔

建议:假如信号路径有过孔,请记住在计算传播延迟时,要考虑两个目标信号层之间的过孔长度。

若只是粗略计算传播延迟,假设连接两个信号层的过孔长度在相位速度上与传输线相同。例如,连接62mil厚板的顶部和底部信号层的过孔将占额外的pd~10ps。

相邻走线、差分信号和单端信号

建议:在走线之间保持最少一个线宽度,避开在Ɛeff消失显著变化。

阅历法则:

100差分信号(奇模式)比50单端信号快。

密集的同相50单端信号(偶模式)比单个50单端信号慢。

密集相邻走线的信号方向会转变Ɛeff,并且因而会转变等长走线之间的延迟匹配。图2和表3中供应了两个边缘耦合微带线走线与单个微带线走线的仿真状况。该仿真估量,两个10厘米边缘耦合偶数模式走线的pd比等长独立单个走线大16ps。

当尝试将单端pd与差分pd匹配时,重要的是仿真两条路径的相位速度。在时钟应用中,当尝试发送与差分参考或时钟信号时间对齐的CMOS同步或SYSREF恳求信号时,可能会消失这种状况。增加差分信号路径之间的间隔会在差分信号和单端信号之间产生更接近的相位速度匹配。然而,这是以差分信号的共模噪声抑制为代价的,后者的作用是使时钟抖动保持在最小限度。

同样重要的是,我们需要指出,密集的同信任号(偶数模式)会增大Ɛeff,从而导致pd变长。当单端信号的多个副本密集走线时,结果就会发生这种状况。

表3.相邻走线与隔离走线

图2.相邻走线与隔离走线。

延迟匹配与频率的关系

建议:为了最大限度地削减频率相关延迟匹配误差,请选择低Dk、低损耗因子(DF)的材料(Dk3.7,DF0.005)。DF也称为损耗角正切(tan)(见等式6)。对于多GHz走线,请避开使用含镍的电镀技术。

通过抵消变化量,将不同频率将信号之间的延时匹配到ps水平并非易事。图3显示随着频率的增加,介电常数通常会降低。基于上面的等式1和等式2,随着频率的增加,这种行为产生的pd会变小。基于等式3和图3中的Rogers材料,1在10厘米走线上,1GHz与20GHz正弦波之间的pd约为4ps。

图3同时显示,信号衰减随着频率的增加而增加,与基音相比,导致方波高阶谐波衰减增大。这种滤波的程度会导致上升时间(R)和下降时间(F)的不同。上升时间和下降时间的变化会表现在波形上的变化影响后继接受器件,从而体现在总的时延参数上,总延迟由走线的pd和信号的R/2或F/2构成。另外,不同频

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论