数字逻辑第讲编码器和译码器

数字逻辑第讲编码器和译码器第一页，共五十一页，编辑于2023年，星期三重点掌握编码器工作原理掌握译码器工作原理掌握用译码器实现逻辑函数第二页，共五十一页，编辑于2023年，星期三编码器(Encoder)编码：是指用文字、符号和数码来表示某种信息的过程。在数字系统中，由于采用二进制运算处理数据，因此通常将信息编成若干位二进制代码。在逻辑电路中，信号都是以高、低电平的形式给出。编码器：实现编码的数字电路，把输入的每个高低电平信号编成一组对应的二进制代码。第三页，共五十一页，编辑于2023年，星期三二进制编码器二进制编码器：对二进制编码的组合电路。

假设某编码器有n个输入端,I0,I1…,In-1,有m个输出端Y0，Y1…，Ym-1

。为了不使输出发生混乱而产生错误，普通编码器规定，在任何给定的时刻，n个输入端中只能有一个有效，其余n-1个都不能出现。同时也可以知道，输入端的个数与输出端的个数有以下关系：

第四页，共五十一页，编辑于2023年，星期三二进制编码器编码器的输出代码可以是原码形式也可以是反码形式。与十进制数数值对应的二进制码为原码。把原码各位取反得到的码为反码。第五页，共五十一页，编辑于2023年，星期三二进制编码器例：设计一个输入为8个高电平有效信号，输出为原码输出的3位二进制编码器。组合逻辑电路设计步骤？第六页，共五十一页，编辑于2023年，星期三二进制编码器真值表I0I1I2I3I4I5I6I7Y2Y1Y03位二进制编码器的真值表1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111二进制编码器Y0Y1Y2I0I1I72n个输入n个输出第七页，共五十一页，编辑于2023年，星期三二进制编码器逻辑表达式Y1、Y0略第八页，共五十一页，编辑于2023年，星期三二进制编码器化简利用约束项来化简第九页，共五十一页，编辑于2023年，星期三二进制编码器逻辑表达式第十页，共五十一页，编辑于2023年，星期三二进制编码器逻辑电路图（注意：与I0无关）

8线-3线编码器

第十一页，共五十一页，编辑于2023年，星期三二进制编码器思考：如果用与非门实现的话，Y2、Y1、Y0的表达式该如何变？

第十二页，共五十一页，编辑于2023年，星期三二进制优先编码器二进制编码器：要求任何时刻只能有一个有效输入。如果某时刻同时出现多个有效输入该如何处理？设定优先级（priority）即采用优先编码器。不是对所有有效输入信号进行编码，而是根据设计时规定好的信号优先编码顺序，选择其中相对优先级最高的输入信号进行编码。第十三页，共五十一页，编辑于2023年，星期三二进制优先编码器例：设计一个8线-3线优先编码器，在输入的8个信号I0~I7中，I7的优先级最高，I6次之，依此类推，I0最低。第十四页，共五十一页，编辑于2023年，星期三二进制优先编码器真值表第十五页，共五十一页，编辑于2023年，星期三二进制优先编码器逻辑表达式第十六页，共五十一页，编辑于2023年，星期三二进制优先编码器逻辑图8线-3线优先编码器第十七页，共五十一页，编辑于2023年，星期三二进制优先编码器思考：如果将输入和输出改为以低电平为有效信号，那么逻辑表达式是怎么样的呢？逻辑图呢？第十八页，共五十一页，编辑于2023年，星期三中规模集成优先编码器输入输出使能输出，用于级联EO选通输出GS使能输入EIEI_L有效有输入请求GS_L有效EI_L有效没有输入请求EO_L有效第十九页，共五十一页，编辑于2023年，星期三等效门符号（摩根定理）反相器缓冲器第二十页，共五十一页，编辑于2023年，星期三A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2个74x148级联为16－4优先编码器第二十一页，共五十一页，编辑于2023年，星期三输入：由864，需8片74x148每片优先级不同（怎样实现？）保证高位无输入时，次高位才工作

——

高位芯片的EO端接次高位芯片的EI端用8-3优先编码器74x148级联为64-6优先编码器A2A1A0GSEOEII7I0片间优先级的编码

——

利用第9片74x148

每片的GS端接到第9片的输入端

第9片的输出作为高3位（RA5～RA3）片内优先级片间优先级输出：6位低3位高3位8片输出A2～A0通过或门作为最终输出的低3位RA2～RA0第二十二页，共五十一页，编辑于2023年，星期三分析判定优先级电路：（利用74x148）

8个___电平有效输入I0_L～I7_L，_____的优先级最高地址输出A2～A0，____电平有效若输出AVALID高电平有效，则表示_______________A2A1A0GSEOEI74x148I7I0I0_LI7_LA2A1A0AVALID低I0_L至少有一个输入有效高第二十三页，共五十一页，编辑于2023年，星期三设计判定优先级电路：（利用74x148）

8个输入I0～I7高电平有效，I7优先级最高地址输出A2～A0，高电平有效如果没有输入有效，为111且输出IDLE有效I7I0A2A1A0IDLEA2A1A0GSEOEII7I074x148第二十四页，共五十一页，编辑于2023年，星期三二-十进制优先编码器二-十进制优先编码器：BCD码编码器真值表：教材P112表3-9逻辑图：教材P112图3-12第二十五页，共五十一页，编辑于2023年，星期三译码器（Decoder）译码：把代码状态的特定含义翻译过来的过程为译码。译码器：实现译码操作的逻辑电路。就是把一种代码转换为另一种代码的电路。一般说来，输出编码比输入编码位数多。第二十六页，共五十一页，编辑于2023年，星期三一种最常用的情况使能输入编码输出编码映射译码器（decoder）编码器（encoder）n位二进制码2n中取1码使能输入编码输出编码映射2n中取1码n位二进制码第二十七页，共五十一页，编辑于2023年，星期三译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故也称为变量译码器。第二十八页，共五十一页，编辑于2023年，星期三译码器二进制译码器2-4译码器Y0Y1Y2Y3A0A1EN

0XX00001000001101001011001001111000输入ENA1A2输出

Y3Y2Y1Y02-4二进制译码器真值表第二十九页，共五十一页，编辑于2023年，星期三译码器

0XX00001000001101001011001001111000输入ENA1A2输出

Y3Y2Y1Y02-4二进制译码器真值表Y0=EN·(A1’·A2’)Y1=EN·(A1’·A2)Y2=EN·(A1·A2’)Y3=EN·(A1·A2)Yi=EN·mi第三十页，共五十一页，编辑于2023年，星期三2-4译码器第三十一页，共五十一页，编辑于2023年，星期三大规模元件的逻辑符号Y0Y1Y2Y3GAB1/274x139Y0Y1Y2Y3GAB1/274x139Y0Y1Y2Y3GAB1/274x139G_LABY0_LY1_LY2_LY3_L第三十二页，共五十一页，编辑于2023年，星期三译码器

例设计一个3线-8线译码器真值表第三十三页，共五十一页，编辑于2023年，星期三译码器逻辑表达式第三十四页，共五十一页，编辑于2023年，星期三译码器逻辑图3线|8线译码器第三十五页，共五十一页，编辑于2023年，星期三集成二进制3-8译码器第三十六页，共五十一页，编辑于2023年，星期三N0N1N2N3EN_L+5VD0_LD7_LD8_LD15_L用74x138设计4-16译码器思路：

16个输出需要

片74x138？Y0Y7ABCG1G2AG2BY0Y7ABCG1G2AG2BU1U2

任何时刻只有一片在工作。

4个输入中，哪些位控制片选哪些位控制输入第三十七页，共五十一页，编辑于2023年，星期三集成二进制3-8译码器思考：用74x138设计5-32译码器32个输出需要多少片74x138？控制任何时刻只有一片工作

——利用使能端5个输入的低3位控制输入5个输入的高2位控制片选

——利用2-4译码器第三十八页，共五十一页，编辑于2023年，星期三用译码器和逻辑门实现逻辑函数F=(X,Y,Z)(0,3,6,7)=(X,Y,Z)(1,2,4,5)对于二进制译码器：Yi=EN·mi

当使能端有效时，Yi=mi对低电平有效输出：Yi_L=Yi’

当使能端有效时，Yi_L=mi’=MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138第三十九页，共五十一页，编辑于2023年，星期三用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF=(X,Y,Z)(0,3,6,7)当使能端有效时Yi=mi第四十页，共五十一页，编辑于2023年，星期三用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)第四十一页，共五十一页，编辑于2023年，星期三=M1·M2·M4·M5=m1’

·m2’

·m4’

·m5’F=(X,Y,Z)(1,2,4,5)ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF用译码器和逻辑门实现逻辑函数第四十二页，共五十一页，编辑于2023年，星期三七段显示译码器abcdefgdp公共阴极abcdefgdp常用的有：半导体数码管（LED）液晶数码管（LCD）abcdefgdp公共阳极第四十三页，共五十一页，编辑于2023年，星期三七段显示译码器输入信号：BCD码（用A3A2A1A0表示）输出：七段码（的驱动信号）a~g1表示亮，0表示灭abcdefg111111011011010011111第四十四页，共五十一页，编辑于2023年，星期三七段显示译码器的真值表00000001001000110100010101100111100010011010101111001101111011111111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101100011110000000A3

A2

A1

A0abcdefg0123456789101112131415第四十五页，共五十一页，编辑于2023年，星期三BCD-

七段显示译码器的卡诺图Ya=A3A2A2A0+A3A1+A2A0Yb=A3A1+A2A1A0+A2A1A0第四十六页，共五十一页，编辑于2023年，星期三BCD-

七段显示译码器的卡诺图Yc=A3A2+A2A1A0Yd=A2A1A0+A2A1A0+A2A1A0第四十七页，共五十一页，编辑于2023年，星期三BCD-

七段显示译码器的卡诺图Ye=A2A1+A0Yf=A3A2A0+A1A0+A2A1第四十八页，共五十一页，编辑于2023年，星期三BCD-

七段显示译码器的卡诺图Yg=A3A2A1+A2A1A0第四十九页，共五十一页，编辑于2023年，星期三二－十进制译码器输入：BCD码输出：十中取一码Y0Y9I0I1I2I3多余的6个状态如何处理？输出均无效：拒绝“翻译”作为任意项处理

——电路内部结构简单第五十页，共五十一页，编辑于2023年，星期三二-十进制译码器000000010010001101000101011001111000100110101011110011011110111101111111111