毕业论文-数字频率计数器的设计

河南师范大学本科毕业论文前言在电子测量技术中，频率是一个最基本的参量，我们通常要对石英晶体振荡器、各种信号发生器、倍频和分频电路的输出信号进行频率的测量。而在广播、电视、电讯、微电子技术等现代科学领域，更需要进行频率的测量，频率测量在科技研究和实际应用中的作用日益重要。近代的数字频率计就其功能而言，早已超出了早期的测量频率的范畴，更具有测量周期、频率比、脉冲时间、累加计数等新的用途。它能够输出标准频率、时标脉冲、闸门时间脉冲即编码信号等，成为一机多能的测频设备。其特点是测频范围宽、测量精度高、测量速度快、自动化程度高、直接数字显示、操作简便。目前市面上出售的数字频率计功能很多，价格不菲。本设计中的简易数字频率采用中小规模集成电路制成，简单实用，效果很好。它是能把测量出来的周期量和频率量用数码显示器直接显示出来的测频设备。同时这款设备还增加了扩展电路，以应对在工作中遇到的大频率的情况。

1数字频率计测量的基本原理数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量。用它可以测量频率、周期、被测信号的脉冲宽度等[1]。当被测信号的频率比较高，相对精度高时，可用频率测量法。当被测信号的频率比较低，相对精度高时，可以用周期测量法[2]。在设计数字频率计之前，先了解一下数字频率计测量的基本原理。下面仅以简单叙述介绍其测频及测量周期的原理。1.1数字频率计测频率的基本原理所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为（1.1）脉冲形成电路脉冲形成电路闸门电路计数译码显示门控电路时基信号发生器12345fx图1.1数字频率计测频的基本原理框图如图1.1所示为数字频率计测频率的基本原理。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测信号频率fx.时间基准信号发生器提供标准的时间脉冲信号，其周期为1s，则门控电路的输出信号持续时间亦准确的等于1s。闸门电路由标准的秒信号进行控制，当秒信号到来时，闸门打开，被测信号经过闸门送到计数器，开始计数[3]。秒信号结束时，闸门关闭，计数器停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率=NHz。1.2数字频率计测周期的基本原理当被测信号的频率较低时，采用直接测频方法由量程误差引起的测频误差太大，为了提高测低频时的准确度，应先测周期，然后由公式（1.2）计算信号的频率。（1.2）时基信号发生器时基信号发生器闸门电路计数译码显示门控电路放大整形电路图1.2数字频率计测周期的基本原理框图数字频率计测周期的原理框图如图1.2所示。被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号，如＝10ms，则闸门打开的时间也为10ms，在此期间内，周期为Ts的标准脉冲通过闸门进入计数器计数。若Ts＝1，则计数器计得的脉冲数N=/=10000个。若以毫秒（ms）为单位，则显示器上的读数10.000即为被测信号的周期。由此利用公式（1.2）可以得出被测信号的频率为100HZ.以上分析可见，频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。

2设计方案本节是设计的准备阶段，也是整个设计的关键部分，下面的工作都是以其为中心展开的。在下面的各节里对简易数字频率计的设计方案进行了可行性的论证。被测信号fx经过由一个放大器和一个施密特触发器组成的脉冲形成电路整形变成脉冲信号，其周期Tx与被测信号周期相同。方案使用小信号放大、整形电路来提高系统的测量精度和灵敏度[2]。时基电路用32768HZ晶体振荡模块输出标准时间信号，其高电平持续时间为1秒，也即计数器的计数时间为1秒，计数器的累计脉冲个数N就是被测信号的频率。逻辑控制单元由单稳态触发器74LS123等组成，它有两个作用，一是产生清零脉冲，使计数器每次从零开始计数。二是产生锁存信号，使显示器上的数字固定不变，这些信号之间的时续关系如图2.1(b)所示。系统测试部分采用中小规模集成电路，用机械式功能转换开关换挡，完成测频率、测周期以及测脉宽等功能。设计方案特点是中小规模集成电路应用技术成熟，能可靠的完成频率计数器的基本功能。原理框图如下页图2.1所示：逻辑控制电路译码显示器逻辑控制电路译码显示器锁存器计数器闸门电路放大整形电路时基电路ⅠⅡⅤⅢⅣ(a)(b)图2.1采用中小规模集成电路的方案框图

3数字频率计设计3.1数字频率计的主要技术指标根据要求，运用所学的知识对数字频率计的指标、主要的电路设计作了分析。（1）频率准确度 一般用相对误差来表示，即（3.1）式中，为量化误差(即±1个字误差)，是数字仪器所特有的误差，当闸门时间T选定后，被测频率越低，量化误差越大（其中N为计数值，fx为被测频率信号的频率）[4]；为闸门时间相对误差，主要由时基电路标准频率的准确度决定，（为时基电路的标准频率，即晶振的频率）。本数字频率计数器的频率准确度2×10-3。（2）频率测量范围在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量范围。频率测量范围主要由放大整形电路的频率响应决定[5]。本数字频率计数器的频率测量范围为1HZ~10KHZ,10KHZ~100KHZ,100KHZ~1MHZ.（3）数字显示位数频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。在此设计中用四位数字显示被测频率的计数值。（4）测量时间频率计完成一次测量所需要的时间，包括准备、计数、锁存和复位时间。3.2数字频率计各模块功能设计（1）放大整形电路放大整形电路由晶体管3DG100与TTL门电路组成的施密特触发电路等组成。如图3·1所示。图3.1放大整形电路其中3DGl00利用三极管放大电路的基本特性组成放大器，将输入频率为的周期信号如正弦波、三角波等进行放大[6]。TTL门电路构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。当整形电路的输入端由高电平降低的过程中二极管D截止，G1的输入信号由另一个输入端输入。当=0时，G1截止，G2导通，。设门电路的阈值电压为，输出的低电平=0。当从0上升至时，电路状态不变。当继续升高，时，G1导通，。当由高电平逐渐下降时，只要降至以后，由于电路的正反馈作用，电路迅速回至的状态。经过施密特触发器的整形，从端输出一个和被测信号频率同步的方波信号。（2）时基电路时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），时基电路是整个数字频率计的核心。时基信号的精确度决定了数字频率计数器计数时间的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高[7]。本设计中选用的晶体振荡器电路给数字频率计提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字频率计数器计数时间的准确及稳定。分频器电路将32768Ｈz的高频方波信号经216次分频后得到一个方波秒信号作为计数基准时间。晶体XTAL的频率选为32768HZ。其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。设计采用74HC4060分频器件，4060内集连有14个D触发器，当32.768的晶振工作时，4060的3脚可以分出2HZ的信号。再把3脚的2HZ通过一个74HC74双D触发器分频可得到标准的0.5HZ，即上升沿为1S的时间基准信号。振荡及分频电路如图3.2所示：图3.2时基信号发生电路（3）逻辑控制电路逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使显示器上的数字稳定；二是产生清“0”脉冲V，使计数器每次测量从零开始计数。各信号之间的时序关系如图2.1（b）所示。根据图2.1（b）所示波形，在计数信号II结束时产生的负跳变用来产生锁存信号IV，锁存信号IV的负跳变又用来产生清“0”信号V。脉冲信号IV和V可由单稳态触发器74LS123产生，它们的脉冲宽度由电路的时间常数决定。电路设计如图3.3所示。设锁存信号IV和清“0”信号V的脉冲宽度相同，如果要求=0.02s，则得=0.45=0.02s.若取=10kΩ，则=/0.45t=4.4uF[8]，取标称值4.7uF。图3.3逻辑控制电路由74LS123的功能可得，当时，触发脉冲从1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲，端可获得一负脉冲。其波形关系正好满足图3.1（b）所示的波形IV和V的要求。手动复位开关S按下时，计数器清“0”。（4）闸门电路闸门电路由与非门组成。该电路有两个输入端和一个输出端。输入端的一端接门控信号，另一端接整形后的被测方波信号。闸门是否开通受门控信号的控制，当门控信号维持高电平1时，闸门开启；而门控信号是低电平0时，闸门关闭，显然只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数的时间就是闸门开启的时间。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过数字显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。（5）计数锁存电路计数器部分是用4片74LS90构成的时序逻辑电路。4片计数器单元首尾相接，个位计数器的溢出单元接十位计数器的计数单元，依次类推。当逻辑控制单元的计数信号的负跳变到来时，闸门电路送来的整形后的正弦波信号送入个位计数器的计数单元，当个位计数器计满后的进位值送给十位计数器的计数单元。1秒计数结束后，计得的数值在锁存信号的控制下送到锁存器中。锁存器是由若干个钟控D触发器构成的一次能存储多位二进制代码的时序逻辑电路。锁存器电路是一个双稳器件。双稳指的是锁存器的两个稳定状态，锁存器的两个状态则称为SET状态和CLEAR状态。一旦锁存器进入其中的一种状态，则会一直保持在该状态，直到由于另一种输入信号而强迫其改变状态。有两种基本类型的锁存器电路：与非门锁存器（图3·4所示）和或非门锁存器[9]。交叉耦合提供了锁存器保持（存储）数据所必须的反馈。使用与非门构造的锁存器称为低电平有效锁存器。低电平有效的说法来自于锁存器的输入逻辑电平，这些电平用来将锁存器转换到一个特定的状态。与非门锁存器表明该锁存器有两个输出。其中一个输出标为Q，另一个输出与Q互补，标为。锁存器电路只能有两种有效的输出状态。其中一个状态是SET状态，该状态输出Q=1，=0。另一种状态是CLEAR状态，其中Q=0，=1。图3.4与非门构成的锁存电路本设计中的74LS373锁存器，其内部结构如图3·5所示[10]。其中使能端G加入CP信号，D为数据信号的输入端。输出控制信号为0时，锁存器的数据通过三态门进行输出。在本设计中锁存器的作用是将计数器在1s结束时所计得的数据进行锁存，使显示器上能稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号IV，将此时计数器的值送译码显示器显示。图3.574LS373逻辑图当锁存信号CP的正跳变来到时，锁存器的输出等于输入，即从而将计数器输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。74LS373的输入输出数据如表3.1所示。所以在计数期间内，计数器的输出不会送到译码显示器。表3.174LS373功能表输出控制GD输出0111010000XQn1XX高阻（6）译码显示部分把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。在数字系统中，译码器的作用是通过对编码的译码，形成相应的控制信号或输出信号。本电路中的译码器是把锁存器送来的二进制编码转换为十进制编码。只要在译码器的输入端按8421BCD码输入逻辑信号，数码管便能显示相应的十进制数字符号。如图3.6为74LS48的引脚排列图。其中动态灭零输入端在低电平时有效[11]。当＝1，=1时，由锁存器送入的四位二进制数被译成相应的高低电平信号，由a~g七个管脚输出。LED数码管是将电信号转换为光信号的固体显示器件，它由7个条形发光二极管构成七段字形，七段分别为a,b,c,d,e,f,g。本设计中的数码管根据74LS48的功能，采用共阳极的接法。当数码管外接正向电压时，其相应的码段发光，显示出直观的十进制数字。图3.674LS48的引脚排列3.3系统工作过程分析本数字频率计的主要功能是测量周期信号的频率。频率是在单位时间(1s)内信号周期性变化的次数。如果我们能在给定的1s时间内对信号波形计数，并将计数结果显示出来，就能读出被测信号的频率[12]。数字频率计首先必须获得比较稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这段时间间隔内的脉冲个数并将其换算后显示出来。数字频率计整体电路图见附录。具体工作过程如下所述：首先由晶体振荡器产生一个标准的秒信号。本设计中选用的晶体振荡器电路给数字频率计提供一个频率稳定准确的32768Hz的方波信号，然后由分频器电路将32768Hz的高频方波信号经216次分频后得到一个矩形秒脉冲信号。得到的这个矩形脉冲信号作为时基信号来控制被测频率信号的输入，并用它来产生锁存和计数控制信号。与此同时，输入的被测信号要经过放大整形电路的处理。三极管电路组成的放大电路对送来的被测信号进行放大处理。经过放大，再送TTL触发器组成的施密特触发器对其进行整形处理。随着整形电路输入端信号的电平由高到低、再由低到高的变换过程，来控制二极管D以及与非门、非门的导通和截止，再加上电路的正反馈作用，使输出电压在高低电平之间来回转换。经过施密特触发器的整形，从端输出一个和被测信号频率同步的方波信号。标准时间信号和被测方波信号经过与非闸门电路，送给74LS90计数器。当时基信号维持高电平状态时，闸门开启，被测方波信号经过闸门进入计数器。当时基信号为低电平时，闸门关闭。所以，被测信号在门控信号为高电平时被送入计数器计数。同时，时基电路输出的时间脉冲信号也被送入由74LS123芯片组成的逻辑控制电路来产生控制信号。在时基信号的用来计数的高电平秒信号结束时，它的负跳变用来产生一个锁存信号控制锁存器。锁存信号又接入另一个74LS123，在它的负跳变的作用下，产生一个清零信号。即当时基信号触发脉冲由1A端输入时，在其负跳变的作用下，端输出一个正脉冲来控制锁存器，端输出一个负脉冲来控制计数器电路。当通过闸门电路的被测脉冲送入个位计数器的输入端时，计数开始。四个74LS90计数器首尾相连，形成一个可以计数多位的计数单元。当1S计数脉冲结束时，秒信号产生的锁存控制信号通过对锁存器的控制，把计得的数据存入锁存器中。然后当锁存控制信号的下降沿到来时，把它所产生的负跳变脉冲送入计数器，使计数器清零。重新开始计数。锁存信号的正脉冲到达锁存器的CP端时，74LS373把它的输入端信号值送到输出端。当锁存信号的正脉冲结束时，不管输入端有无变化，输出端保持原输入状态不变，直到下一个正脉冲到来。锁存器输出端的数值送入74LS48译码器，译码电路根据其内部电路结构，将输入的四位逻辑电平转换为相应的高低电平信号。这一组高低电平信号由LED数码显示管输出，显示出我们所熟知的十进制数字，即为我们所测得的信号频率。

4扩展电路的设计按照上述方法所设计的数字频率计电路，测量的最高频率只能为9.999kHz，完成一次测量的时间约2s。若被测信号频率增加到数百千赫兹或数兆赫兹时，则需要增加频率范围扩展电路。图4.1频率范围量程扩展电路频率范围扩展电路如图4.1所示，下面对扩展电路进行简单的了解：分频器是使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段[13]。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器，即使在输入输出信号均为正弦波时也往往采用模数转换-数字分频-数模转换的方法来实现分频。对于任何一个N次分频器，在输入信号不变的情况下，输出信号可以有N种间隔为2π／N的相位。这种现象是分频作用所固有的，与分频器的具体电路无关，称为分频器输出相位多值性[14]。脉冲分频器有很宽的工作频带，低频端实际上没有限制，高端极限频率主要取决于使用的器件，但也与电路有关系。由于石英晶体振荡器产生的频率很高，如果要扩展频率，则在本设计中可以改用振荡频率为4MHz的石英晶体振荡器。要得到秒脉冲，则需要用到另一个分频电路[15]。工作过程为：信号经过1/10N分频器，输出频率的周期从1μs到10s，根据被测信号频率的大小，通过闸门时基选择开关选择时基，时基信号经过门控电路得到方波，其正脉冲T控制闸门的开放时间。该电路可实现频率量程的自动转换。其工作原理是：当被测信号频率升高，千位计数器已满，需要升量程时，计数器的最高位产生进位脉冲，送到由74LS92与两个D触发器共同构成的进位脉冲采集电路。第一个D触发器的1D端接高电平，当的下跳沿来到时，74LS92的端输出高电平，则第一个D触发器的1Q端产生进位脉冲并保持到清“0”脉冲到来。该进位脉冲使多路数据选择器74LS151的地址计数器74LS90加1，多路数据选择器将选通下一路输入信号，即比上一次频率低10倍的分频信号，由于此时个位计数器的输入脉冲的频率比被测频率低10倍，故要将显示器的数乘以10才能得到被测频率值，这可以通过移动显示器上小数点的位置来实现。若被测信号不经过分频（输出），显示器上的最大值为9.999KHz，若经过分频后，显示器上最大值为99.99KHz，即小数点每向右移动一位，频率的测量范围扩大10倍。进位脉冲采集电路的作用是使电路工作稳定，避免当千位计数器到8或9时，产生小数点的跳动。第二个D触发器用来控制清“0”，即有进位脉冲时电路不清“0”，而无进位时则清“0”[16]。当被测频率降低需要转换到低量程时，可用千位（最高位）是否为零来判断。在此利用千位译码器74LS48的灭零输出端，当端为零时，输出为零，这时就需要降量程。因此，取其非作为地址计数器74LS90的清“0”脉冲。为了能把高位多余的零熄灭，只需把高位的灭零输入端接地，同时把高位的与低位的相连即可。由此可见，只有当检测到最高位为“0”，并且在该1秒钟内没有进位脉冲时，地址计数器才清“0”复位，即转换到最低量程，然后再按升量程的原理自动换档，直到找到合适的量程。若将地址译码器74LS138的输出端取非，变成高电平以驱动显示器的小数点h，则可显示扩展的频率范围。

5简易数字频率计的调试本节介绍简易数字频率计调试和指标测试的方法。5.1电路的调试对设计电路的调试过程是检验、修正设计方案的实践过程，也是应用理论知识来解决实践中的各类问题的关键环节，是数字电路设计者必须掌握的基本技能[17]。下面介绍数字频率计电路的调试。（1）接通电源后,用双踪示波器(输入耦合方式置DC挡)观察时基电路的输出波形,应如图2.1(b)所示的波形Π。然后改变示波器的扫描速率的旋钮，观察74LS373的第13脚和12脚的波形，应有如图2.1（b）所示的锁存脉冲IV和清零脉冲V的波形。（2）将四片计数器74LS90的第2脚全部接低电平，锁存器74LS373的第11脚都接时钟脉冲，在个位计数器的第14脚加入计数脉冲，检查4位锁存、译码、显示器的工作是否正常。（3）在放大电路输入端加入=1KHz，=1V的正弦信号，用示波器观察放大电路和整形电路的输出的波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz。5.2数字频率计指标的测试在电子线路设计中，功能的测试在设计步骤是关键的一步，也是验证能否达到任务书上的规定指标的手段之一[18]。下面我们就介绍测试的理论和方法。（1）集成逻辑门电路通过1KΩ电阻接电源正极，逻辑“0”接低电平（输入端接地）。用数字万用表测量各输入端的逻辑电平，并分析各逻辑电平知是否符合电路的逻辑关系。动态测试图是指各输入端分别接入规定的脉冲信号，用示波器观测各输入信号，并画出这些脉冲信号的时序波形关系图，分析它们是否符合电路的逻辑关系。（2）集成触发器电路静态时，主要测试触发器的复位、置位、翻转功能。动态时，在时钟脉冲的作用下测试触发器的计数功能，用示波器观测电路各处波形的变化情况，据此可以测定输出、输入信号之间的分频关系、输出脉冲上升和下降时间，触发灵敏度和抗干扰能力以及接入不同性质的负载时，对输入波形参数的影响。测试时，触发脉冲的宽度一般要大上数微秒，且脉冲的上升沿和下降沿要陡。（3）计数器电路计数器电路的静态测试主要测试电路的复位、置位功能及各MSI电路的使能端的电平是否正确[19]。动态测试是指在时钟脉冲的作用下测试计数器各输入端的状态是否满足技术功能表的要求，可以用示波器观测各输出端的波形，并记录这些波形与时钟脉冲之间的波形关系。（4）译码显示电路首先测试数码管个码段工作是否正常。如共阴极的发光二极管显示器，可以将阴极接地，再将各码段通过1kΩ电阻接电源的正极，各码段应该亮。再将译码器的数据输入端依次输入001—1001，则显示器对应显示出1—9数字[20]。译码显示电路常见故障有：=1\*GB3①数码显示器上某字总是“亮”而不“灭”。可能是译码器的输出幅度不正常或译码器的工作不正常。=2\*GB3②数码显示器上的某字总是不“亮”。许是数码管或译码器的连接不正确或接触不良。=3\*GB3③数码管字符显示模糊而且不随输入信号变化。可能是译码器的电源的电压不正常、连接不正常或接触不良。

6结束语在简易数字频率计的设计过程中，基本完成了设计任务书中的要求。在调试的过程中，简易数字频率计能够准确的测试频率和周期，而且测量精度基本上满足指标的要求，如果在测量过程有大量程的数据时，简易数字频率计则会利用扩展电路，实现量程的自动转换，在电路的设计中，采用了脉冲采集电路，使电路的工作稳定，避免当计数器计到8或9时，产生小数点的跳动。在设计当中，由于硬件电路中和测试设备的固有的特性，加大了调试的难度，造成了一些性能指标，没有准确的达到任务书的要求。针对在设计中出现的问题，在今后的工作中要避免，首先，要充分利用软件电路和集成电路，使单片机技术在此类电路中扮演重要的角色；其次，要尽量解决电路的干扰问题，掌握一些常用的抗干扰技术；再次，在以后的工作中要熟练使用电子测量设备，以提高测量效率。

参考文献[1]U.Tietze,Ch.Schenk.Electronics-DesignandApplication[M].SpringerVerlay,1991,186~191.[2]GuoGaizhi.DesignandImplementationofDigitalCymometerBasedonCPLD[M].Xi'an:Xi'anUniversityofElectronicScienceandTechnologyPress,2001，25~28.[3]张永瑞.电子测量技术基础[M].西安：西安电子科技大学出版社，2002，189~195.[4]刘雪根.数字频率计的误差分析[J].自动化与仪表，1996，11（3）：23~24.[5]DuanYuanyuan,HuJihai.ModelingandDesiningBasedonVHDLforDigitalMSKModulatorangDemodulator[J].PLDCPLDFPGA设计与应用，2006，22（7）：208~209.[6]江晓安，董秀峰.模拟电子技术[M].西安：西安电子科技大学出版社，1983，54~61.[7]刘南平.现代电子设计与制作技术[M].北京：电子工业出版社，2003，203~206.[8]阎石.数字电子技术基础（第四版）[M].北京：高等教育出版社，1983，324~325.[9]谭博学.集成电路原理及应用[M].北京：电子工业出版社，2005，248~251.[10]何希才.新型集成电路及应用实例[M].北京