实验七蓝牙远程控制

EGo数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信。使用支持学习使用XilinxVivadoFPGA台搭载的蓝牙模块是基于TI公司CC2541的蓝牙4.0模块，具有256Kb配置空间，遵循V4.0BLE蓝牙规范。本实验中利用板卡上的蓝牙模块与外界支持蓝牙4.0标准的设备（如）进行交互。FPGA进行通信，用户无需研究蓝牙相关协议与标准，只需要按照UART串口通信协议来处理发送与接收的数据即可。实验框图如下：块及命令响应模块来实现简单的串口命令的解析控制以及命令的执行。FPGA在接收到蓝牙设备，在这个过程中采用FIFO来我们需要发送的数据。通过蓝牙对FPGA平台上的逻辑、外设以及接口进行控制。例如在这里我们自定义了如下命其中，星号（*）用作命令的起始位，N、WaN16bitW后接八位十六进制数即32bit数据。此外，用户还可以在此基础上定义新令。1、打开Vivado2015.4,“CreateNewProject”,3、点击“Next”,输入工程名并指定工程所在的 ，确认勾选“Createproject E/4“Next”,“RTLProject”5“Next”级，在符合条件的器件中选中板卡对应的FPGA。EGo上的FPGA型号为”9“FlowNavigator”“ProjectManager”“AddSources”,在弹出的窗口中选择“Addorcreatedesignsources”,点击“Next”。10“AddFiles” （E:\BlueTooth\source12“Finish”通过例化IP核来完成这两个模块的设计。“FlowNavigator”“ProjectManager”“IPCatalog”。在界面右侧弹出的“IPCatalog”窗口中选择“FPGAFeaturesandDesign→Clocking→ClockingWizard”。15、双击打开“ClockingWizard”,在“CustomizeIP”ClockingWizard的ComponentName改为“clk_core”。在“OutputClocks”页下勾选clk_out1,clk_out2,输出频率均为100MHz。然后下拉到界面的底部，确认勾选resetlocked选项。程结束后在弹出的窗口中点击OK确认。“IPCatalog”“Memories&StorageBasic选项卡界面我们选择Native接口形式的FIFO；FIFOIndependentClocksArtix-7ZYNQ系列器件时，系统时钟频率在200MHzSynchronizationstages选项推荐选择为“219、在NativePorts页中我们选择使用FirstWordFallThrough模式的FIFO，即具有输出寄存功能的FIFO模块；FIFO8bit1024；不复位情况下FIFO标志位以及FIFO数据输出默认值分别设置为“1”和“0程结束后在弹出的窗口中点击OK确认。22“FlowNavigator”“ProjectManager”Sources”,在弹出的窗口中选择“Addorcreateconstraints”,点击“Next”23“AddFiles” （E:\Blueoth\dcbt_uart_timing.xdc后点击OK。26“FlowNavigator”“ProgramandDebug”“Generate”,27“OpenHardwareManager”“OK”28、用MicroUSBJTAGManager”“Opentarget”,“AutoConnect” 框中“BitstreamFile”一栏中已经自动加载本工程生成的比特流文件点击“Program”对FPGA进行编程31、比特流文件