第三章运算方法和部件

《计算机组成原理》课程组《计算机组成与结构》——本科生课程教学计算机组成与结构本课程主要讲授计算机系统的硬件和软件构成方法，包括硬件系统中运算器、控制器、存储器、输入设备和输出设备和总线系统的构成原理等；并与当代先进的计算机技术相结合。是计算机科学与技术本科专业核心课程。本课程着重计算机系统组成与结构方面的教学和研究。计算机结构定义为系统程序员所能见到的计算机硬件特性；计算机组成是指计算机硬件的具体实现。第三章运算方法和运算部件数据的表示方法和转换带符号数的表示方法及加减运算二进制乘法运算二进制除法运算浮点数的运算方法运算部件数据校验码3.6运算部件一、运算部件书P104，图3.9所示是一个能实现定点加、减、乘、除运算的运算部件。1．在进行加法运算时，应送来A→ALU、B→ALU、ALU→S、S→A信号(高电位)，另外还应向ALU发出加法运算命令(图中未画出)。2．在进行减法运算时，应送来A→ALU、→ALU、＋1、ALU→S、S→A信号(高电位)，同样还应向ALU发出减法运算命令。3．乘法运算的实现见前面的流程图。4．除法运算的实现见前面的流程图。3.6运算部件二、运算部件AM2901A1、AM2901A逻辑结构及原理图3.6运算部件基本组成部件有：八功能的ALU：完成算术与逻辑运算；16×4位寄存器组：寄存加减运算的操作数；4位Q寄存器：用于接收ALU的输出数据，具有左、右移功能；3选1和2选1多路开关：用于多路地址、数据的选择。下图是AM2901A的逻辑原理图。3.6运算部件3.6运算部件2、AM2901A主要特点位片式结构，即每片内仅有四位线路，要实现不同位数的运算器，需将几片同样的器件串接起来使用。例如用四片可实现—个16位字长的运算器。该运算器的ALU能实现八种运算功能，它每一位上的两个输入端数据分别用R和S表示，则这八种功能是：三种算术运算功能：

R

+

S

,

S

-

R

和

R

-

S五种逻辑运算功能：RS

,R

S,R S

,R

¯

S和R

¯

S3.6运算部件这八种功能的选择控制，是用外部送入的三位编码值I5I4I3实现的，其具体规定如下表所示。ALU的功能选择 ALU的输入选择3.6运算部件ALU的R输入端可以接收外部送入运算器的数据D,寄存器组的—组输出A，或接收逻辑0值。ALU的S输入端可以接收寄存器组的一组输出A和另—组输出B，还可以接收Q寄存器的输出。这样,R和S接收的数据可以有如下12种组合情况：R

0000S

ABQ0AAAAABQ0DDDDABQ0

考虑到R和S同时接收0无实用价值，OA与AO组合、AA和AB组合、DA和DB组合可以相互替代,故只需留下八种组合情况即可、此时可用外部送来的三位控制码来决定ALU的输入数据，即区分可用的八种组合。对应关系如上表所示。3.6运算部件运算器中有1个16X4位的通用寄存器组和一个4位的Q寄存器。寄存器组被设计成能双端口输出的部件。每一个寄存器都可以用A地址或B地址选择，将寄存器中的内容分别送到输出端口A或B)。当A和B地址不同时，在输出端口A和B将得到两个不同寄存器中的内容。该寄存器组的写入控制，只能用B地址实现，写入的数据是ALU的输出经过移位器送到寄存器组的输入端的。移位器可执行直送、左移一位操作，或右移一位的操作，使加减运算和移位操作可在同一个操作步骤中完成。Q寄存器本身具有移位功能，即它可以接收自己左移一位或右移一位的值。Q寄存器还可以接收ALU的输出F的值。Q的输出可在经ALU的S输入端送入ALU。3.6运算部件ALU还给出了Cn+4、F3(可用作符号位)、OVR和F=0000四个状态信息，它们分别是本四位运算器产生的向更高位的进位、本片最高位的取值、结果溢出和结果为零的状态。

ALU的最低位还接收从更低位片送来的进位信号Cn，ALU还给出了超前进位信号G和P。移位器还有接收与送出移位数值的引线，它们分别是RAM3、RAM0、Q3和Q0，它们都是用三态门给出的具有双向传送功能的线路实现的。3.6运算部件运算器的四位输出为Y3一Y0，它可以是ALU的运算结果，也可以是寄存器组A输出端口上的内容。这里用的是三态门电路，仅当OE#信号为低电平时，y的值才是可用的，否则

Y输出处于高阻状态。控制数据传送的方式(移不移位)和数据发送的去向，是用另外三位编码(I8I7I6)来控制的，具体规定如下表所示。3.6运算部件数据传输控制3.6运算部件3、16位字长定点运算器可以用四片Am2901A组成一个16位字长的定点运算器，其连接关系如下图所示。3.6运算部件线路工作原理：每片器件上的Q0和Q3端，RAM0与RAM3端都能用于输入和输出，因此，它们用三态门电路实现，在ALU的移位控制信号(由数据传送控制的三位编码I8I7I6给出)控制下，把高位片的Q0、RAM0输出信号送入低位邻片的Q3、RAM3输入端，或把低位片的Q3、RAM3输出信号送入高位片的Q0、RAM0输入端。四片的数据输入端D3-D0一起作为16位运算器的16个数据输入端D15～D0，四片的数据输出端Y3-Y0一起作为16位运算器的16个数据输出端Y15-Y0。3.6运算部件四片的三组输入信号I2I1-I0，I5

I4

I3，I8I7I6，分别用外部送来的三组信号提供给每—片,使四片总使用相同的控制信号，保证它们的并行工作关系(片间有串行数据信号传送)。

通用寄存器组RAM的两个地址控制端“A”(读)和“B”(读／写)、Q寄存器移位用的CP时钟脉冲信号，分别送入每—片Am2901A的“A”、“B”和CP输入端。3.6运算部件指令控制过程：下述几条指令在运算器部件中的控制方法：(1)把主存数据寄存器中读得的数据写入通用寄存器组中的某个寄存器中；(2)把通用寄存器组中某个寄存器的内容写进主存数据寄存器中；(3)通用寄存器组中的两个寄存器的内容相加。结果写回其中的一个寄存器中。3.6运算部件按Am2901A的功能规定，可以给出如下表所示的一张信号分配表。3.6运算部件第一条指令，把主存数据寄存器的输出接到Am2901A的D输入端：用I2I1I0

＝111作为ALU的输入数据选择(D，0组合)，用I5I4I3

＝

000作为ALU的功能选择(加，即实现D十0)，用I8I7I6＝011作为ALU的数据传送控制，即把ALU的输出送到通用寄存器组的输入，再写入由“B”地址选择的寄存器中。在此操作过程中，最低位进位输入值给0。3.6运算部件第二条指令，把通用寄存器中的内容写入主存数据寄存器中：用I2I1I0

＝011作为ALU的输入选择(0，B组合)，用I5I4I3

＝

000作为ALU的功能选择(加，即实现0+B号寄存器的内容)，用I8I7I6＝

001作为Am2901A的输出选择并同时给出面信号，Y输出即为B寄存器的内容，可以把Y接到主存数据寄存器的输入端，从而完成向该寄存器的写入操作。3.6运算部件第三条指令，把A寄存器的内容加上B寄存器的内容，结果写入B寄存器中：用I2I1I0

＝

001作为ALU的输入数据选择，用I5I4I3

＝

000作为ALU的功能选择，用I8I7I6＝010作为ALU的数据传送选择，从而完成A寄存器的内容加B寄存器的内容，并把结果写入B寄存器中的操作过程。此时要使OE#取高电平，使输出Y处于高阻状态，而不是输出A寄存器的内容。3.6运算部件这三条指令的运行结果，应按某种规定设置运算器的状态标志触发器C、y、Z、N，这些触发器要在Am2901A芯片之外实现，将Am2901A的最高位芯片的输出Cn+4、OVR、F＝0000和F3的值写入这四个标志触发器中。图上省略了这一部分逻辑电路。3.6运算部件3.7数据校验码码距是根据任意两个合法码之间至少有几个二进制位不相同而确定的，仅有一位不同，称其码距为1。例如，用四位二进制表示16种状态，则16种编码都用到了，此时码距为1，就是说，任何一个状态的四位码中的一位或几位出错，就变成另一个合法码，此时无查错能力。若用四个二进制位表示8个状态，就可以只用其中的8种编码，而把另8种编码作为非法编码，此时码距为2。3.7数据校验码一、奇偶校验码奇偶校验码的原理是在每组代码中增加一个冗余位，使合法编码的最小码距由1增加到2。1、校验码的构成规则偶校验：每个码字(包括校验位)中1的数目为偶数。奇校验：每个码字(包括校验位)中1的数目为奇数。3.7数据校验码例：用奇校验和偶校验进行编码数据偶校验码奇校验码1010101010101010

010101010

10101010001010100

101010100

00000000000000000

000000000

10111111101111111

101111111

01111111111111111

011111111

13.7数据校验码2、校验位的形成设有效信息位为：D7

D6

D5

D4

D3

D2

D1D0偶校验，在发送端求校验位：P

=

D7

¯

D6

¯

D5

¯

D4

¯

D3

¯

D2

¯

D1

¯

D0奇校验，在发送端求校验位：P

=

D7

¯

D6

¯

D5

¯

D4

¯

D3

¯

D2

¯

D1

¯

D03.7数据校验码(3)校验原理偶校验在接收端求：P'

=

D7

¯

D6

¯

D5

¯

D4

¯

D3

¯

D2

¯

D1

¯

D0

¯

P奇校验在接收端求：P'

=

D7

¯

D6

¯

D5

¯

D4

¯

D3

¯

D2

¯

D1

¯

D0

¯

P若P’=0，则无错；P’=1，则有错。校验电路参见P96图3.10。3.7数据校验码4、局限性奇偶校验码能发现数据代码中奇数个位出错情况，并且不能纠正错误，常用于对存储器数据的检查或者传输数据的检查。3.7数据校验码二、海明校验码海明校验的基本思想是将有效信息按某种规律分成若干组，每组安排一个校验位进行奇偶测试。在一个数据位组中加入几个校验位，增加数据代码间的码距，当某一位发生变化时会引起校验结果发生变化，不同代码位上的错误会得出不同的校验结果。因此，海明码能检测出2位错误,并能纠正1位错误。3.7数据校验码求海明校验码的步骤。①确定海明校验位的位数设K为有效信息的位数，设r为校验位的位数，则整个码字的位数N应满足不等式：N=K＋r≤2r－1若要求海明码能检测出2位错误，则再增加一位校验位。②确定校验位的位置：位号(1～N)为2的权值的那些位，即：20

、21、22、…2r－1

的位置作为校验位，记作P1、P2、…

Pr，余下的为有效信息位。③分组:将N位分r组，第i位由校验位号之和等于i的那些校验位所校验。3.7数据校验码④校验位的形成

P1=第一组中的所有位(除P1外)求异或

P2=第二组中的所有位(除P2外)求异或Pr

=第r组中的所有位(除Pr外)求异或为了能检测两个错误，增加一位校验Pr＋1，放在最高位。Pr＋1=

所有位(包括P1、P2、…

Pr)共N位求异或3.7数据校验码(2)校验原理：在接收端分别求S1、S2、S3、…SrS1

=第一组中的所有位(包括P1)求异或S2

=第二组中的所有位(包括P2)求异或

Sr

=第r组中的所有位(包括Pr)求异或Sr＋1

=

Pr＋1⊕所有位(包括P1、P2、…

Pr)求异或当S

r＋1=1时有一位错：

由S

r… S3S2S1的二进制编码指出出错位号,将其取反，即可纠错。当S

r＋1=0时无错或有偶数个错(两个错的可能性比较大):当Sr…S3S2S1=0…000时，接收的数无错，否则有两个错。根据此原理，能画出指出两个错误并能纠正一位出错位的海明校验逻辑电路。3.7数据校验码例 求信息码01101110的海明校验码，画出能指出和纠正一位出错位的海明校验逻辑电路。【例题分析】①确定海明校验位的位数

设R为校验位的位数，则整个码字的位数应满足不等式：

N=K＋R≤2R－1设R=3，则23－1=7，N=8＋3=11，不等式不满足；设R=4，则24－1=15，N=8＋3=12，不等式满足。所以R最小取4。②确定校验位的位置：位号(1～12)为2的权值的那些位，即：20

、21、22、23

的位置作为校验位，记作P1、P2、P3、P4，余下的为有效信息位。即：3.7数据校验码12

11

10987654321D7

D6

D5D4P4D3D2D1P3D0P2P1③分组：有4个校验位，将12位分4组，第i位由校验位号之和等于i的那些校验位所校验。如：第11位D6由P1(位号为1)、P2(位号为2)、P4(位号为8)所校验，因为1＋2＋8=11。3.7数据校验码④校验位的形成P1=第一组中的所有位(除P1外)求异或=

D6⊕D4⊕D3⊕D1⊕D0=1⊕0⊕1⊕1⊕0=1P2=第二组中的所有位(除P2外)求异或=D6⊕D5⊕D3⊕D2⊕D0=

1⊕1⊕1⊕1⊕0=0P3=第三组中的所有位(除P3外)求异或=D7⊕D3⊕D2⊕D1=0⊕1⊕1⊕1=1P4=第四组中的所有位(除P4外)求异或=D7⊕D6⊕D5⊕D4=0⊕1⊕1⊕0=03.7数据校验码

为了能检测两个错误，增加一位校验P5，放在最高位。

P5=D7⊕D6⊕D5⊕D4⊕D3⊕D2⊕0

D1⊕D0⊕P1⊕P2⊕P3⊕P4=

0⊕1⊕1⊕0⊕1⊕1⊕1⊕0⊕1⊕0⊕1⊕0

=

1【例题答案】信息码01101110的海明校验码为：1

01101

111

0

0

10。3.7数据校验码(2)校验原理在接收端分别求S1、S2、S3、S4、S5。S1

=P1⊕D6⊕D4⊕D3⊕D1⊕D0S2

=

P2⊕D6⊕D5⊕D3⊕D2⊕D0S3

=

P3⊕D7⊕D3⊕D2⊕D1S4

=

P4⊕D7⊕D6⊕D5⊕D4S5=

P5⊕D7⊕D6⊕D5⊕D4⊕D3⊕D2⊕0D1⊕D0⊕P1⊕P2⊕P3⊕P43.7数据校验码当S5=1时有一位错：由S4S3S2S1的二进制编码指出出错位号。例如S4S3S2S1=1001

说明第9位出错，将其取反，即可纠错。当S5=0时无错或有偶数个错(两个错的可能性比较大)：当S4S3S2S1=0000时，接收的数无错，否则有两个错。【例题答案】能指出两个错误并能纠正一位出错位的海明校验逻辑电路如图所示。3.7数据校验码D7

D6

D5D4D3

D2

D1D0无错

一位错

两位错=1=1=1

=1

=1=1H9=1

=1H12

H11

H10

H7

H6

H5

H31100

1011

1010

1001

0111

0110

0101

0011

00004：16

译码器(设译码器高电平有效)S4S3S2S1S5奇偶形成线路奇偶形成线路奇偶形成线路奇偶形成线路奇偶形成线路H12H11H10H9H8H12

H7

H6

H5

H4H11H10

H7

H6H3H2H11

H9H7H5

H3

H1所有位3.7数据校验码例：有一个（7，4）码，写出代码0011的海明效验码，画出效验电路解答：(1)求信息码001的海明效验码。①确定海明效验位的位数因为是（7，4）码，所以N=7，K=4，效验位的位数为3。②确定效验位的位置：位号（1∽7）为2的权值的那些位，即：20

、21、22

的位置作为效验位，即：1234567P1P2D3P3D2D1D03.7数据校验码②H7H6H5H4H3H2H1D3D2D1P3D0P2P10011第一组（P1）√√√√第二组（P2）√√√√第三组（P3）√√√√3.7数据校验码④效验位的形成P1=D3⊕D1⊕D0=0⊕1⊕1=0P2=D3⊕D2⊕D0=0⊕0⊕1=1P3=D3⊕D2⊕D1=0⊕0⊕1=1所以：信息码0011的海明效验码为：001

1

1

10。(2)海明效验逻辑电路如图所示。3.7数据校验码D3D2D1D0=1

无错=0

有错H7H6H300110101H50110011100003：8译码器（设译码器高电平有效）S3S2S1奇偶形成线路奇偶形成线路奇偶形成线路H7

H6

H5

H4H7

H6

H3

H2H7

H5

H3

H13.7数据校验码三、循环冗余校验(CRC)码二进制信息沿一条线逐位在部件之间或计算机之间传送称为串行传送。CRC(CyclicRedundancyCheck)码可以发现并纠正信息存储或传送过程中连续出现的多位错误。3.7数据校验码CRC码的编码①模2运算模2运算是指以按位模2相加为基础的四则运算，运算时不考虑进位和借位。模2加减：即按位加，可用异或逻辑实现。模2加与模2减的结果相同，即0±0＝0，0±1＝1，1±0＝1，1±1＝0。模2乘:按模2加求部分积之和。模2除:

按模2减求部分余数。上商的原则是：当部分余数的首位为1时，商取1；当部分余数的首位为0时，商取0。当部分的余数的位数小于除数的位数时，该余数即为最后余数。3.7数据校验码②CRC码的编码方法CRC码是用多项式M(x)·xr除以称为生成多项式的G(x)(产生校验码的多项式)所得余数作为校验位。为了得到r位余数(校验位)，G(x)必须是r＋1位。设所得余数表达示为R(x)，商为Q(x)。将余数拼接在信息位左移r位后空出的r位上，就构成这个有效信息的CRC码。这个CRC码可用多项式表示为：

M(x)·xr＋R(x)＝[Q(x)·G(x)＋R(x)]＋R(x)＝[Q(x)·G(x)]＋[R(x)＋R(x)]＝Q(x)·G(x)因此所得CRC码可被G(x)表示的数码除尽。将编好的循环校验码称为(n，k)码。3.7数据校验码③CRC码的编码电路若G(x)=xr

＋g

r

–1x

r

–1＋…＋g2

x2＋g1

x1

＋1

,gi∈{0，1},i∈{r－1，…，2，1},

则CRC码的编码电路如下图所示：Rg1g2gr

－1R0

⊕

R1

⊕⊕R

r

－1⊕

Kr信息输入端KKm(高位在前，低位在后)码字输出端3.7数据校验码当gi=1时，开关gi闭合，当gi=0时，开关gi断开。开始发送数据时，开关k置于km位置，开关R同时闭合，信息位由输入端从高到低串行输入，一边从码字输出端输出，一边进入编码电路循环运算。当信息发送完毕时，寄存器R0，R1，…，Rr－1中的内容即为冗余位的值。此时，开关R断开，开关k置于kr位置，冗余位就紧接在信息位的后面输出。至此发送方编码发送完毕。3.7数据校验码例

在CRC校验中，已知生成多项式G(x)＝x4＋x3＋1。要求：①

计算信息序列1101101的校验序列。②画出该G(x)的编码电路。分析：①对应生成多项式G(x)的二进制序列为：11001在有效信息后面添4个0。然后用它和G(x)进行模2除法运算，所得的余数即为所求的校验位。3.7数据校验码运算过程如下：１0

0

1

1

0

11１0

0１１１0

1

1

0

1

0

0

0

01１0

0１

1

0

0

1

01１0

0１1

0１１01

1

0

0

11

1

1

1

01

1

0

0

11

1

1

0

01

1

0

0

11

0

1余数为0101，所求的CRC

校验码为：1101101

01013.7数据校验码②G(x)=11001,则CRC码的编码电路如下图所示。开始发送数据时，开关k置于km位置，开关R同时闭合，信息位由输入端从高到低串行输入，一边从码字输出端输出，一边进入编码电路循环运算。当信息发送完毕时，寄存器R0，R1，R2，R3中的内容即为冗余位的值。此时，开关R断开，开关k置于kr位置，冗余位就紧接在信息位的后面输出。至此发送方编码发送完毕。3.7数据校验码kmR10011R0R1R2⊕R3⊕码字输出端信息输入端(高位在前，低位在后)kkr3.7数据校验码在实际工作中,接收方一边接收信息，一边利用译码电路进行差错检测。若G(x)=xr

＋g

r

–1

x

r–1＋…＋g2

x2＋g1

x1＋1

,gi∈{0，1},i∈{r－1，…，2，1},则译码电路如图2.2所示，当gi=1时，开关gi闭合，当gi=0时，开关gi断开。接收方将收到的码字信息逐位送入译码电路计算余数，在码字信息全部进入译码电路后，寄存器R0，R1，…，Rr－1中就寄存了余数

E(x)。将余数各位进行或运算。得错误特征位E。若E＝0，则接收正确，将码字中的最末r位去掉，得到原发数据；若

E=l，则表示收到的码字有错。3.7数据校验码(2)CRC的译码与纠错在CRC校验中，发送方已知信息序列M(x)和生成多项式G(x)，发送方便可利用编码电路形成传输序列T(x)进行发送。T(x)经信道传输后到达接收方，接收方收到信息T’(x),若T’(x)＝T(x)，则传输无错，否则就是出错。接收方只是已知

G(x)和收到的T’(x),但不知道发送方发送的T(x)。判断T’(x)是否有错的方法为：将收到的循环校验码用约定的生成多项式G(x)去除，如果码字无误则余数应为0，如有某一位出错，则余数不为0，不同位数出错余数不同。更换不同的待测码字可以证明：余数与出错位的对应关系是不变的，只与码制和生成多项式有关。对于其他码制或选用其他生成多项式，出错模式将发生变化。3.7数据校验码g1g2gr

－1R0⊕

R1⊕⊕

R

r

－1

⊕接收码字输入端≥

1错误特征位图2.2CRC的译码电路3.7数据校验码例，求有效信息1010、0111的CRC校验码，并求循环余数，说明校验原理,画出译码与纠错电路。分析：求有效信息1010的CRC校验码①确定校验位的位数设R为校验位的位数，则整个码字的位数应满足不等式：

N=K＋R≤2R－1设R=3，则23－1=7，N=4＋3=7，不等式满足。所以R最小取3。②选一个R＋1位的生成多项式G(x),如G(x)=1011③在有效信息后面添R个0。然后用它和G(x)进行模2除法运算，所得的余数即为所求的校验位。3.7数据校验码运算过程如下：

１００１１０１１１０１００００

１０１１

１０００１０１１１１余数为０１１，所以，所求的CRC

校验码为：１０１００１１3.7数据校验码④求循环余数：在上面１１余数的基础上添０继续进行模２除,

如下：１０１１

１１１１０第一个余数第二个余数余数循环次序如下：１１００１０１１第三个余数０１１１１０１１１１１１１１１０１０１１１０１１０１第四个余数１０１０１０００１０００１１０１１１１０１００第五个余数第六个余数第七个余数１０００１０１１１１第一个余数3.7数据校验码(2)求有效信息0111

的CRC

校验码运算过程如下：

１１０１０１１０１１１０００

１０１１

１０１０１０１１１０余数为０１０，所以，所求的CRC

校验码为：１１０１０１０3.7数据校验码求循环余数：在上面１余数的基础上添０继续进行模２除,如下：１０１１

１０

第一个余数余数循环次序如下：１００

第二个余数

１０００１０１１０１１１１０１１１１１

第三个余数１１０

第四个余数１０１１１００１０１１１０００１０００１１１１

第五个余数

１１１０１０１１１０１

第六个余数

１０１０１０１１１

第七个余数１０

第一个余数3.7数据校验码(3)校验原理从以上(1)、(2)的余数循环次序来看，其余数是相同的，实际上只要是4位有效数，他们的余数均相同，而且出错模式也是相同的。3.7数据校验码G

(x)=1011

时的1010(7，4)循环码的出错模式D1D2D3D4D5D6D7余

数出错位正确1010011000无101001000171010001010610101111005错误101101101141000011110311100111112001001110113.7数据校验码G

(x)=1011

时的0111(7，4)循环码的出错模式D1D2D3D4D5D6D7余

数出错位正确0111010000无101001100171010001010610101111005错误101001101141000011110310100111112101001110113.7数据校验码(4)译码与纠错电路校验的原理是根据余数来判断出错位，取反即可纠错,译码与纠错电路如下。接收方将收到的码字信息逐位送入译码电路计算余数，在码字信息全部进入译码电路后，寄存器R0，R1，R2中就寄存了余数。3.7数据校验码余数=0译码器的0输出端为高，表示无错；余数=1译码器的1输出端为高，表示有效信息D1错，取反即可纠错；余数=2译码器的2输出端为高，表示有效信息D2错，取反即可纠错；余数=4译码器的4输出端为高，表示有效信息D3错，取反即可纠错；余数=3译码器的3输出端为高，表示有效信息D4错，取反即可纠错；3.7数据校验码RR0⊕R2R3⊕接收码字输入端3：8译码器(设译码器高电平有效)000

001D1’010D2’⊕⊕100D3’⊕011D4’⊕=1有错D1D2D3D4=0无错3.7数据校验码(3)关于生成多项式并不是任何一个