第四章-触发器资料课件

第四章触发器4.1概述4.2基本触发器4.3各类触发器的逻辑功能4.4不同类型时钟触发器间的转换4.5触发器的动态特性4.1概述一、定义能存储1位二值信号的单元电路统称为触发器(Flip-Flop)。二、特点1.具有两个能自行保持的稳定状态(0、1)

，以表示存储内容；2.根据不同的输入信号可以置成1或0状态。0状态1状态稳定状态：电路结构：具有两个互补的输出端Q端和Q

端。三、分类按电路结构分：基本RSFF同步FF主从FF边沿FF(包括维持阻塞FF、CMOS边沿FF)按逻辑功能分：RSFF、DFF、JKFF、TFF、TFF等其他：TTL和CMOS分立和集成4.2基本触发器一、由与非门组成1.电路及符号G2QG1RD&&SDQQQRSRDSD基本触发器使用的器件最少，电路最简，是其他种类触发器的核心。012.工作原理01“置1”或“置位”(Set)“置0”或“复位”(Reset)“保持”状态不定(随机)10不符合触发器的逻辑关系禁止出现先撤消先撤消同时撤消：1011G2QG1RD&&SDQ特性表10010

101001

111011

10000011100011*1*简化特性表Q

n+1Q

n+110011

1001置10置0Qn保持1*不允许初态Qn：输入信号变化前的旧状态，也称为现态、旧态。次态Qn+1

：输入信号变化后出现的新状态。3.特性表4.工作波形设触发器初始状态为0：SDRDQQ信号同时撤消,出现不确定状态信号不同时撤消，状态确定5.动作特点：输入信号直接控制输出端Q和的状态。SD--Set(Direct)

：直接置1端、直接置位端。RD--Reset(Direct)：直接置0端、直接复位端。QG1RD&&SDQ二、由或非门组成1.电路及符号QQSRSDRD2.工作原理“保持”“置0”“置1”“不允许”若RD、SD的高电平同时撤消，则状态不定。G2QG1RDSDQ≥1≥13.特性表RDSDQ

n+100011

011Q

n保持置

1置

0不许

100*SDRDQQ4.波形图G2QG1RDSDQ≥1≥1三、基本RSFF的主要特点优点：缺点：电路简单，具有置0、置1、保持功能，是构成各种触发器的基础。1.输入电平直接控制输出状态，使用不便，抗干扰能力差；2.R、S之间有约束。4.3各类触发器的逻辑功能在数字系统中，常常要求某些触发器在同一时刻动作(改变状态，也称为翻转)这就要求有同步信号，该信号称为时钟信号CP(ClockPulse)。CP

(ClockPulse):等周期、等幅的脉冲串。CPQG1RD&&SDQG3R&&SG2G4CP如何控制？受时钟脉冲控制的触发器称为时钟触发器(钟控触发器)。同步触发器主从触发器边沿触发器多次翻转(空翻)一次翻转同步RSFF同步DFF(D型锁存器)主从RSFF主从JKFF维持阻塞FFCMOS边沿FF抗干扰能力极强一、边沿RS触发器QQ1R1SRSCPC1SRSDRDS--同步置1端R--同步置0端受CP控制--异步置1端--异步置0端不受CP控制SDRD无论原来Q及CP的状态无论原来Q及CP的状态因此，不需要时，要接高电平，防止干扰。SDRD1.特性表CPRSQnQn+1注

↑

0

00

↑

0

01

↑

0

10

↑

0

11

↑

1

0

0

↑1

01

↑

110

↑

111011100××保持置1置0不许Qn10×

↑

0

0

↑

0

1

↑

1

0

↑

11Qn+1CPRS简化2.特性方程Q

n+1011100约束条件CP上升沿时刻有效QQ1R1SRSCPC13.状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。CPRSQnQn+1注

↑

0

00

↑

0

01

↑

0

10

↑

0

11

↑

1

0

0

↑1

01

↑

110

↑

111011100××保持置1置0不许状态转换图S=0

R=S=

1，R=0S=

R=

0

S=

0，R=

1

014.时序图(波形图)描述了CP对输入和触发器状态在时间上的对应关系和控制作用。QQ1R1SRSCPC1例1.已知下降沿触发的RSFF，试画出Q端的波形。(设初态为0)CPRSQQQ1R1SRSCPC1例2.已知上升沿触发的RSFF，设初态为0，试画出Q端的波形。CPRSQ注意：对于边沿触发器画波形时要首先判断出是上升沿触发还是下降沿触发。QQ1R1SRSCPC1QQ1R1SRSCPC1上升沿触发下降沿触发QQCPC11DD

CP下降沿时刻有效二、

边沿D触发器特性表特性方程01D=0

D=1

D=1D=0状态转换图波形图置1置0

01

01Q

n+1

11

00功能D

00

11Q

n三、边沿JK触发器特性表QQCPC11J1KJ

K010101

01Q

nQ

n+1

1111

10

1

0

01

0

1

0000JK功能1101翻转置1置0保持0010Q

n+111

10

0100功能JKQ

n01保持置0置1翻转Q

n简化特性表QQ1K1JJ1J2J3CPK1K2K3&&C1特性表特性方程JK0100011110nQQ

n+101010011CP下降沿时刻有效010101

01Q

n1101Q

n+1翻转

1111置1

10

1

0置0

01

0

1保持

0000JK0010功能01J

=

0K

=

J

=

1K

=

J

=

K=

0

J

=

K

=

1

状态转换图例：画出Q的波形。(设初态为0)QQCPC11JIKJ

K集成边沿JK触发器(1)CMOS边沿JK

触发器CC4027(2)TTL边沿JK

触发器74LS112(双JK触发器)

JKQn

RDSDCPQn+1注00

00000

10001

00001

100100001010011

00011

10001001110保持同步置0同步置1翻转00010001不变01101110不用异步置1异步置0不允许CC4027特性表74LS112特性表不变01011111保持同步置0同步置1翻转0100111000

01100

11101

01101

111100111011111

01111

111异步置1异步置0不允许10不用100100Qn+1

JKQn

RDSDCP注Q0Q0CP1C11K1JQ1Q1C11K1JCP2RR111CP1CP2Q0Q1例：画出Q0Q1的波形。(设初态为0)(1)画波形时应首先弄清时钟触发沿是上升沿还是下降沿？(2)弄清有无异步输入端？异步置0端和异步置1端是低电平有效还是高电平有效？(3)异步端不受时钟CP控制，将直接实现置0或置1。触发器工作时，应保证异步端接非有效电平。注意QQ1K1JKJCPC1SRSDRDQQ1K1JKJCPC1SRSDRDQQCPC11J1KJ

KQQCPC11J1KJ

K四、T触发器QQCPC11TT

CP下降沿时刻有效

01

01Q

n+1

11

00T

01

10Q

n特性表保持翻转

Q

nQ

n+1

1

0TQ

n特性方程状态转换图T=0T=1T=0T=101五、T

触发器QQCPC1Q

n

Q

n+1功能

0

1

1

0翻转

CP下降沿时刻有效特性表特性方程4.4不同类型时钟触发器间的转换一、转换方法(一)转换要求CP已有触发器转换逻辑QQ待求触发器输入(二)转换步骤1.写出已有、待求触发器的特性方程；2.将待求触发器的特性方程变换为与已有触发器一致；3.比较两个的特性方程，求出转换逻辑；4.画电路图。二、JKD、T、T、RS“JK”的特性方程：(一)JK

D“D”的

特性方程：转换图QQCP

JK1J

C1

IK1D(二)JK

T“T”的

特性方程：QQCP

JK1J

C1

IKT(三)JK

T“T

”

的特性方程：转换图QCP

JK1J