第二章MOS器件物理基础课件

12第二章MOS器件物理基础2.1一般性考虑

2.1.1以MOSFET做为开关

2.1.2MOSFET结构

2.1.3MOS符号2.2MOSI/V特性

2.2.1阈值电压

2.2.2I/V特性的推导2.3二次效应2.4MOS器件模型

2.4.1MOS器件版图

2.4.2MOS器件电容

2.4.3MOS小信号模型

2.4.4MOSSPICE模型

2.4.5NMOS与PMOS器件的比较

2.4.6长沟道器件与

短沟道器件比较附录A

用作电容器的MOS器件特性简要目录学习集成电路设计的方法以量子力學開始，並了解固態物理、半導體元件物理、元件模型，最後則是電路的設計。將每個半導體元件視為一黑盒子，其特性皆以端點電壓和電流表示，因此不需要注意元件內部運作更可設計電路。MOSFET做为开关右图是一个MOSFET的符号，它有三个端口：栅（G）、源（S）和漏（D）。对一个MOSFET来说，源和漏是对称的，是可以互换的。作为开关来应用时，如果栅极电压

VG是高电压，则晶体管的源和漏是连接在一起的；而当栅电压VG为低电压时，晶体管的源和漏是断开的。MOSFET结构Leff=Ldrawn－2LDLeff为等效長度，Ldrawn為全長，LD為擴散長度。對於源極和汲極來說，結構是對稱的。基板連接MOSFET為一個四端元件，一般NMOS電晶體基板連接至系統中最小的供應電壓，通常實際的連接是透過一電阻p+區域提供。PMOS元件(a)簡單PMOS元件；(b)在n型井中的PMOS。

一般n型井連接至系統中最大的供應電壓。MOS符号三种常用的表示NMOS和PMOS晶体管的电路符号NFET的阈值电压(a)由栅压控制的MOSFET；(b)耗尽区的形成；(c)反型的开始；(d)反形层的形成阈值电压VTH臨界電壓為界面反轉時之閘極電壓。ΦMS為多晶矽閘極和矽基板功函數之間的差。ΦF=(kT/q)ln(Nsub/ni)

，其中q為電子電荷，Nsub為基板摻雜濃度，Qdep為空乏區之電荷數量，Cox為單位面積之閘氧化層電容，εsi代表矽的介電常數。摻入p+雜質改變氧化層界面附近的基板濃度進而改變臨界電壓值。PFET的開啟在PFET中形成反轉層。類比CMOS積體電路設計第二章基本MOS元件物理23I/V特性圖之推導(一)考慮一攜帶電流I之半導體柱，沿著電流方向之電荷密度為Qd，其電荷速度為v。則I=Qd．v24I/V特性的推导(二)(a)源极和漏极电压相同时的沟道电荷；(b)源极和漏极电压不同时的沟道电荷。I/V特性的推导(三)1.VGS≧VTH時之通道電荷密度2.考慮汲極端電壓為VD，則通道中某一點x

之電荷密度3.若v=μE為通道內電子速度，其中μ為電荷載子遷移率，E為電場，則電流值為5.因為ID在通道中為一常數4.考慮邊界條件V(0)=0，V(L)=VDS，同乘dx並對其積分三極管區汲極電流電壓關係圖拋物線峰值發生於VDS=VGS－VTH，此時電流為深三極管區之電阻特性VDS≦VGS－VTH時稱元件操作於三極管區或線性區。若VDS<<2(VGS－VTH)

，可得從源極至汲極路徑可用一線性電阻表示如圖2.14(a)所示，繪出M1之開啟電阻和之關係圖。假設μnCox=50μA/V2，W/L=10，VTH=0.7V。注意其汲極端為開啟狀態。答：因為汲極端被開啟，ID=0且VDS=0，因此如果元件開啟時，將操作於深三極管區。當VG<1V+VTH

時，M1關閉且RD=∞。當VG>1V+VTH

時，我們得到此結果繪於圖2.14(b)中。例題2.1飽和區之成因VDS＞VGS－VTH

時，汲極電流不會依照拋物線特性而會維持不變，稱元件操作於飽和區。當V(x)趨近VGS－VTH

時，Qd(x)會降至零，反轉層將會在x≦L處截止，並往源極方向移動，稱截止效應。飽和區電流推導及電流源飽和區時，電流由x=0積分至x=L’

，L’為Qd降至0之處，因此可得電流為飽和MOSFET做為連接汲極和源極之電流源，將電流送至接地端或由VDD處吸引電流，換句話說只有一端是浮動的。PMOS元件之電流公式跨导定义:漏电流的变化量除以栅源电压的变化量.代表器件将电压转换成电流的能力。MOS跨导与过驱动电压及漏电流的关系飽和區和三極管區之概念示意圖如圖2.19所示，繪出轉導和之關係圖。答：當VDS

從無限大開始減少，了解

gm

是較為簡單的，只要VDS≧Vb－VTH，M1將操作於飽和區，ID

則為常數。從式(2.18)得知

gm亦為常數。當VDS<Vb－VTH

時，M1

操作於三極管區，且：如圖2.19所示，如果元件進入三極管區時，轉導將會減少，而為了放大之故，我們通常使用MOSFET之飽和區。例題2.2基板效應負基板電壓之NMOS元件。体效应當基板負向電壓VB變大時，更多電洞被吸引至基板連接區，產生更多負電荷使空乏區變寬，Qd

增加，VTH

亦會增加，稱為基板效應或反閘極效應。為基板效應係數。如圖2.23(a)所示，繪出VX

從－∞至0之汲極電流圖。假設VTH0=0.6V，γ=0.4V1/2，2ΦF=0.7V。答：如果負VX值夠大時，M1

臨界電壓將會超過1.2V且元件為關閉狀態，也就是說因此VX1=－4.76V。當VX1<VX<0時，ID

將會增加。根據下式圖2.23(b)顯示了其特性結果。例題2.3源衬电压随输入输出电压的变化(a)源极-衬底电压随输入电压改变的电路。(b)无体效应时，如果I1為常数，Vin－Vout

亦为常数。(c)有体效应时，VTH升高，为了保持

ID为常数，Vin－Vout值必須增加。沟道长度调制效应L’实际上是

VDS

的函数，L’=L－ΔL，即1/L’=(1+ΔL/L)/L，並假設ΔL/L和VDS

間關係為一次效應，ΔL/L=λVDS，λ

為通道長度調變係數，可得在飽區電流為此現象導致在ID/VDS特性圖中飽和區之斜率不為零，則gm

式必須被修正。維持所有參數為常數，繪出當L=L1

及L=2L1

時，MOSFET之

ID/VDS

特性圖。答：我們寫出下列式子且，我們注意到如果長度加倍時，ID/VDS斜率將會變為四分之一。此乃是因為(圖2.26)，當給定一驅動閘極－源極電壓時，較大之

L

可提供較理想的電流源，但會降低元件之電流容量，因此W可能必須被等比例地增加。例題2.4亚阈值导电性當VGS≒VTH

時，一個弱反轉層仍會存在，且電流亦會由汲極流回源極，甚至當VGS＜VTH

時，ID

仍為有限，其和VGS

之關係為指數相關。當VDS>200mV時其中ζ>1為一非理想因子，且VT=kT/q。MOS器件设计鸟瞰示意图和MOS上视图。画出图2.29(a)中电路布线设计图。答：注意M1

和M2

在节点

C

分享同一个源极/漏极接面，而M2

和M3

在节点

N

分享同一个

S/D

接面。我們猜測三個晶体管可以如图2.29(b)之佈線圖，將其餘端點連接起來，便可得到圖2.29(c)之佈線圖。注意M3

之閘極多晶矽層無法直接連至M1

之源極，因此需要另一條金屬連線。例題2.5MOS器件电容(1)(2)(3)C3

和C4不可写成CLDCox，应以重叠电容Cov

表示。(4)下极板电容

Cj

和側边电容Cjsw。计算图2.32中二种结构的源极和漏极接面电容。例題2.6答：對圖2.32(a)之電晶體而言，我們可以得到而對圖2.32(b)而言，圖2.32(b)之幾何形狀被稱為摺疊(folded)結構。當我們提供同樣的W/L

時，圖2.32(b)之汲極接面電容比圖2.32(a)還小。在上述計算中，我們已假定源極或汲極之總周長為2(W+E)乘上Cjsw。面對通道之側邊電容可能會比其它三個側面電容小，因為通道截止佈植效應(channel-stopimplant)(見第十七章)。儘管如此，我們還是假定所有的四個側邊都有相同的單位電容，因為電路中的每個節點都連結至許多其它的元件電容，故由假設所造成的誤差可以忽略不計。例題2.6〈续〉不同功作区中的元件电容截止区：(2)深三极管区：(3)饱和区：繪出

VX

由0

變至3V時，圖2.34中M1

之電容圖。假設VTH=0.6V且λ=γ=0。例題2.749答：为避免混淆，如图2.34所示，我們將三個端点标上記号。当

VX≒

0時，M1

操作於三極管區，CEN≒CEF=(1/2)WLCox+WCov，且CFB

為最大值，CNB

則和VX

無關。當VX超過1V時，源極和汲極的角色會互換[圖2.35(a)]；而當VX≧2V－0.6V時，M1

將會脫離三極管區。其電容變化如圖2.35(b)和(c)所示。例題2.7〈续〉MOS小信号模型(a)基本MOS小信号模型；(b)用一相关电流源表示沟道长度调制效应；(c)用一电阻來表示沟道長度调制效应；(d)用一相关电流源來表示衬栅效应。MOS小信号模型利用折叠來减少栅极电阻如图所示，折叠可将栅极电阻降低四分之一。完整的MOS小信号模型画出图2.39中，M1

的gm

和

gmb

与偏置电流I1

的关系。答：因