数数字电路逻辑设计-第二版-第-5-章-集触发器课件

第5章集成触发器徐小红计算机与信息学院电子系图像信息处理研究室第5章集成触发器徐小红1第5章集成触发器

教学基本要求（1）掌握各类触发器的逻辑功能和逻辑功能的描述方法。

（2）掌握各种触发方式的特点。

（3）理解触发器的工作原理。第5章集成触发器教学基本要求2第5章集成触发器

引言5.1基本触发器5.2钟控触发器5.3主从触发器5.4边沿触发器第5章集成触发器引言3引言双稳态触发器

能够存储(记忆)一位二进制信号的基本单元电路。由门电路加反馈通道构成，输出具有两个稳定的物理状态，简称触发器。

触发器是时序逻辑电路中完成记忆功能的电路，是最基本的时序逻辑单元。

引言双稳态触发器

能够存储(记忆)一位二4引言从电路结构不同分从逻辑功能不同分1)R-S触发器2)J-K触发器3)T触发器4)D触发器1)基本触发器2)钟控触发器3)主从触发器4)边沿触发器触发器的分类引言从电路结构不同分从逻辑功能不同分1)R-S触发器1)5第5章集成触发器

引言5.1基本触发器5.2钟控触发器5.3主从触发器5.4边沿触发器第5章集成触发器引言65.1基本触发器5.1.1基本触发器电路组成和工作原理

5.1.2基本触发器功能的描述5.1基本触发器5.1.1基本触发器电路组成和工作原理

75.1.1基本触发器电路组成和工作原理基本触发器可由两个与非门交叉耦合组成，也可由或非门交叉耦合组成，如图所示。基本触发器电路≥1≥15.1.1基本触发器电路组成和工作原理基本触发器可由两个与85.1.1基本触发器电路组成和工作原理工作原理G1G2保持不变0状态1状态5.1.1基本触发器电路组成和工作原理工作原理G1G2保持95.1.1基本触发器电路组成和工作原理RD=0、SD=0以后同时发生由0至1的变化，则两个与非门输出都要由1向0转换，这就出现了所谓的竞争现象。假若与非门G1的延迟时间大于G2的延迟时间，则触发器最终稳定在Q=0、Q＝1的状态；在和

都为0而又同时由0变为1时，

触发器的状态会出现不定态RDSDG1G2假若与非门G1的延迟时间小于G2的延迟时间，则触发器最终稳定在Q=1、Q＝0的状态；5.1.1基本触发器电路组成和工作原理RD=0、SD=0105.1.1基本触发器电路组成和工作原理触发器的状态会出现不定态基本触发器逻辑符号输入低电平有效，SD端称置1端，RD端称清0端，保持不变0状态1状态不定保持置“1”置“0”功能00111001DDSR5.1.1基本触发器电路组成和工作原理触发器的状态会出现不115.1.1基本触发器电路组成和工作原理TSQTTR例：已知基本R-S触发器的输入信号波形如图所示，试画出、的电压波形。设触发器的初始状态为Q=0。QQ

TQ不定保持置“1”置“0”功能00111001DDSR5.1.1基本触发器电路组成和工作原理TSQTTR例：已知125.1.1基本触发器电路组成和工作原理画波形图不定保持置“1”置“0”功能00111001DDSR5.1.1基本触发器电路组成和工作原理画波形图不定保持置135.1.1小结3、状态的变化(翻转)在输入信号作用下，触发器可以从一个稳定状态转换到另一个稳定状态。2、有两个稳定的逻辑状态1、有两个互补的输出端Q和Q触发器基本特性Q=1，Q=0，称为1状态；Q=0时，Q=1，称为0状态若输入不发生变化，触发器处于其中一个状态，且保持下去。规定：触发器Q端状态为触发器的状态。Q=1时，Q=0；Q=0时，Q=1

触发器可以记忆1位二值信号5.1.1小结3、状态的变化(翻转)2、有两个稳定的逻辑状145.1.2基本触发器功能的描述次态方程–触发器的次态是它的现态和输入信号

的函数(状态方程，特征方程)，即

Qn+1=f(Qn,X)

术语说明现态–把触发器在翻转前的状态叫触发器的现态，用

Qn

表示。次态–把触发器翻转后的状态叫触发器的次态，用Qn+1

表示。5.1.2基本触发器功能的描述次态方程–触发器的次态是155.1.2基本触发器功能的描述一、状态转移真值表和功能表二、特征方程（状态方程）三、状态转移图和激励表5.1.2基本触发器功能的描述一、状态转移真值表和功能表165.1.2基本触发器功能的描述一、状态转移真值表和功能表不定×00保持Qn

11置“1”110置“0”001功能Qn+1不定××000001保持01110111置“1”11100101置“0”00010011逻辑功能Qn+15.1.2基本触发器功能的描述一、状态转移真值表和功能表175.1.2基本触发器功能的描述二、特征方程0100011110001101XX特征方程：描述触发器逻辑功能的函数表达式。××000001011101111110010100010011Qn+15.1.2基本触发器功能的描述二、特征方程000185.1.2基本触发器功能的描述三、状态转移图01/RD=1/SD=0/RD=0/SD=1/RD=1/SD=X/RD=X/SD=1Q描述触发器状态变化及其相应输入条件的一种图形。圆圈表示触发器稳定状态。箭头表示在输入信号作用下状态转移的方向。箭头旁边的标注表示状态转移的条件。××000001011101111110010100010011Qn+15.1.2基本触发器功能的描述三、状态转移图01/RD=195.1.2基本触发器功能的描述四、激励表（驱动表）×110011×00011011QnQn+1激励输入状态转换描述触发器由现态转移到确定的次态时，对输入信号的要求的一种表格。激励表实际上是状态转移图的一种表格表示形式，也是状态转移真值表的派生表。××000001011101111110010100010011Qn+15.1.2基本触发器功能的描述四、激励表（驱动表）×20第5章集成触发器

引言5.1基本触发器5.2钟控触发器5.3主从触发器5.4边沿触发器第5章集成触发器引言215.2钟控触发器

由于基本触发器的动作特点是用输入信号直接触发，而实际应用中往往要求输入信号只决定触发器转换到什么状态，而何时转换则应由另外的同步信号控制，以便当电路中有多个触发器时可以控制各触发器状态的改变发生于同一时刻，即所谓的同步工作。5.2钟控触发器由于基本触发器的动作特点是用225.2钟控触发器触发方式时钟触发器的触发方式及其分类触发方式—是指触发器输出状态的变化在时钟脉冲CP的什么时刻里发生的(工作方式)CP脉冲有四个不同阶段：低电平上升沿高电平下降沿触发方式电平触发方式边沿触发方式高电平低电平上升沿下降沿电路符号QQ01QQ01电平CP低CP高边沿QQ01QQ01CPCP下降沿上升沿5.2钟控触发器触发方式时钟触发器的触发方式及其分类触发方235.2钟控触发器所谓钟控触发器，是在基本触发器的基础上增加一个触发控制电路(也叫触发导引电路)，并使用触发输入(也称数据输入)和时钟脉冲输入(也称控制输入)两种输入信号，前者决定触发器转换至什么状态，后者决定转换的时刻。能实现同步工作的最简单的触发器就是钟控电位触发器，简称钟控触发器或同步触发器。5.2钟控触发器所谓钟控触发器，是在基本触发器的基础上增加245.2钟控触发器5.2.1钟控R-S触发器

5.2.2钟控D触发器（D锁存器）

5.2.3钟控J-K触发器

5.2.4钟控T触发器

5.2.5电位触发方式的工作特性5.2钟控触发器5.2.1钟控R-S触发器

5.2.2255.2.1钟控R-S触发器一、电路和逻辑符号&Q&Q&&SRCP5.2.1钟控R-S触发器一、电路和逻辑符号&Q&Q&&265.2.1钟控R-S触发器二、逻辑功能当CP＝0，RS＝XX，；保持不变。在CP＝1期间，当R=S=1时，Q=Q=1,当R=S=1且又同时由1变为0时出现不定态SR当CP＝1，，；随着RS的变化而变化。&Q&Q&&SRCP5.2.1钟控R-S触发器二、逻辑功能当CP＝0，RS＝275.2.1钟控R-S触发器三、逻辑功能的描述1)状态转换真值表和功能表2)特征方程3)状态转换图和激励表4)波形图5.2.1钟控R-S触发器三、逻辑功能的描述1)状态转285.2.1钟控R-S触发器1)状态转换真值表和功能表不定×11置“0”010置“1”101保持Qn00功能Qn+1不定××110111置“0”00100101置“1”11010011保持01000001逻辑功能Qn+1输入高电平有效5.2.1钟控R-S触发器1)状态转换真值表和功能表不定295.2.1钟控R-S触发器2)特征方程0100011110001110XXCP=1期间有效不定××110111置“0”00100101置“1”11010011保持01000001逻辑功能Qn+15.2.1钟控R-S触发器2)特征方程00001305.2.1钟控R-S触发器3)状态转换图和激励表01R=0S=1R=1S=0R=0S=XR=XS=0Q×001100×00011011RSQnQn+1激励输入状态转换不定××110111置“0”00100101置“1”11010011保持01000001逻辑功能Qn+15.2.1钟控R-S触发器3)状态转换图和激励表01R=315.2.1钟控R-S触发器4)波形图5.2.1钟控R-S触发器4)波形图325.2.1钟控R-S触发器不变不变不变不变不变不变置1置0置1置0不变例：已知钟控R-S触发器的输入信号波形如图所示，试画出、的电压波形。设触发器的初始状态为Q=0。QQ

5.2.1钟控R-S触发器不变不变不变不变不变不变置1置0335.2.1钟控R-S触发器CPTSTRTQT例：已知同步R-S触发器的输入信号波形如图所示，试画出、的电压波形。设触发器的初始状态为Q=0。QQ

TQ1234567不定×11置“0”010置“1”101保持Qn00功能Qn+15.2.1钟控R-S触发器CPTSTRTQT例：已知同步R345.2.1钟控R-S触发器例：已知钟控R-S触发器的输入信号波形如图所示，试画出、的电压波形。设触发器的初始状态为Q=0。QQ

5.2.1钟控R-S触发器例：已知钟控R-S触发器的输入信355.2.2钟控D触发器（D锁存器）一、电路结构和逻辑功能

&Q&Q&&DCPQn+1=D11CP置111置000功能Qn+1D5.2.2钟控D触发器（D锁存器）一、电路结构和逻辑功能365.2.2钟控D触发器（D锁存器）二、状态转移表和状态转移图DQnQn+100001010111101D=1D＝0D＝1D=0Q5.2.2钟控D触发器（D锁存器）二、状态转移表和状态375.2.2钟控D触发器（D锁存器）例CPDQQ不变不变不变不变不变不变置1置0置0置1置1置1置0置0三、波形图5.2.2钟控D触发器（D锁存器）例CPDQQ不变不变不385.2.3钟控J-K触发器&Q&Q&&JKCP一、电路结构及其特征方程CP=15.2.3钟控J-K触发器&Q&Q&&JKCP一、电路结构395.2.3钟控J-K触发器二、状态转移表和状态转移图状态转移表JKQnQn+10000010100111001011101110100111001J=1K=XJ=XK=1J=XK=0J=0K=XQCP=15.2.3钟控J-K触发器二、状态转移表和状态转移图状态405.2.3钟控J-K触发器钟控J-K触发器激励表01J=1K=XJ=XK=1J=XK=0J=0K=XQQn―>Qn+1JK000X011X10X111X05.2.3钟控J-K触发器钟控J-K触发器激励表01J=1415.2.3钟控J-K触发器三、波形图QQCPJK不变置0不变置1不变翻转不变不变不变置1不变5.2.3钟控J-K触发器三、波形图QQCPJK不变置0425.2.4钟控T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。

T

Qn

Qn+1一、逻辑结构二、功能表（CP=1）JKFFTFFJ=K=TT=0保持原态T=1翻转000

011

1

01

1

10

5.2.4钟控T触发器在数字电路中，凡在CP时钟脉435.2.4钟控T触发器三、特征方程四、状态图0T=01T=1T=0由功能表直接写出：5.2.4钟控T触发器三、特征方程四、状态图0T=01T=445.2.4钟控T触发器五、T触发器的激励表5.2.4钟控T触发器五、T触发器的激励表455.2.5电位触发方式的工作特性钟控触发器在基本触发器的基础上增加一个触发导引电路。钟控信号CP=0低电平期间，触发器不接受输入激励信号，触发器状态保持不变。

钟控信号CP=1高电平期间，触发器接受输入激励信号，触发器状态发生转移。这种钟控方式称为电位触发方式。

5.2.5电位触发方式的工作特性钟控触发器在基本触发器的基465.2.5电位触发方式的工作特性2、空翻现象：若在CP=1期间，输入信号发生多次变化，则触发器的状态也可能发生多次翻转。这种在一个时钟脉冲作用下，触发器发生多次翻转的现象称为空翻。1、电平（位）触发型：CP=1高电平期间，输入信号R、S

(J、K

，D，T

)起作用。

3、抗干扰能力差，不能实现计数分频功能。CP=1期间，若输入信号受到干扰，同样会引起触发器的干扰翻转输出。特别是当T=1和J=K=1时，Qn+1=/Qn,会发生多次翻转现象。不能实现计数分频——来一个CP翻转一次。5.2.5电位触发方式的工作特性2、空翻现象：若在CP=1475.2.5电位触发方式的工作特性由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。

有效翻转

空翻5.2.5电位触发方式的工作特性由于在CP=1期间，G3、485.2.5电位触发方式的工作特性避免多次翻转的方法之一就是采用具有存储功能的触发导引电路。主从结构式的触发器就是这类触发器。5.2.5电位触发方式的工作特性避免多次翻转的方法之一就是49第5章集成触发器

引言5.1基本触发器5.2钟控触发器5.3主从触发器5.4边沿触发器第5章集成触发器引言505.3主从触发器5.3.1主从触发器基本原理

5.3.2主从J-K触发器主触发器的一次翻转现象

5.3.3主从J-K触发器集成单元

5.3.4集成主从J-K触发器的脉冲工作特性5.3主从触发器5.3.1主从触发器基本原理

5.3.2515.3.1主从触发器基本原理一、主从R-S触发器

二、主从J-K触发器5.3.1主从触发器基本原理一、主从R-S触发器

二、主从52一、主从R-S触发器由两级同步R-S触发器串联组成。G1～G4组成从触发器，G5～G8组成主触发器。1．电路结构CP与CP互补，使两个触发器工作在两个不同的时区内。一、主从R-S触发器由两级同步R-S触发器串联组成。1．电路53一、主从R-S触发器CP=0,CP=1,Q=Qm2．工作原理一、主从R-S触发器CP=0,CP=1,Q=Qm2．54一、主从R-S触发器CP上升沿和CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：10从触发器控制门G3、G4封锁，其状态保持不变。（1）接收输入信号过程CP=1,CP=02．工作原理一、主从R-S触发器CP上升沿和CP=1期间：主触发器控制门55一、主从R-S触发器01CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。CP下降沿到来时有效特性方程在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态(翻转)。（2）输出信号(翻转)过程一、主从R-S触发器01CP下降沿到来时，主触发器控制门G756一、主从R-S触发器电路特点（1）主从R-S触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。（2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。一、主从R-S触发器电路特点（1）主从R-S触发器采用主从控57二、主从J-K触发器主从R-S触发器的缺点：使用时有约束条件RS=01．电路结构为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了J-K触发器。二、主从J-K触发器主从R-S触发器的缺点：1．电路结构58二、主从J-K触发器特征方程工作过程：CP下降沿到来时有效第一步：在CP=1时，主触发器接收输入信号，而从触发器状态不变。第二步：在时钟CP的下降沿，将主触发器的状态传送给从触发器，主触发器不接收数据。二、主从J-K触发器特征方程工作过程：CP下降沿到来时有效第595.3.2主从J-K触发器主触发器的一次翻转现象

在CP上升沿和CP=1期间，主触发器的状态只能改变一次，而不论J、K端发生了多少次变化。这称为主触发器的一次翻转特性，也称一次变化现象。5.3.2主从J-K触发器主触发器的一次翻转现象605.3.2主从J-K触发器主触发器的一次翻转现象CP=1期间触发器的状态转移方程：与非门G5、G6

、G7

、G8构成主触发器，它可以看成是电位触发方式的钟控R-S触发器，

主触发器状态发生改变之前，即CP＝0时，CP=1时，方程（*）可改写为，（*）5.3.2主从J-K触发器主触发器的一次翻转现象CP=1期615.3.2主从J-K触发器主触发器的一次翻转现象CP=1时主触发器的方程可改写为，如果在CP由0正向跳变至1或CP=1期间，主触发器接收输入激励信号，发生了状态翻转，即将上式代入（*），此后主触发器状态转移方程为（**）由方程（**）可见，一旦在CP＝1期间，主触发器接收了输入激励信号，发生一次翻转，主触发器状态就一直保持不变，也就不再随输入激励信号J、K的变化而变化，这就是一次翻转特性。5.3.2主从J-K触发器主触发器的一次翻转现象CP=1时625.3.2主从J-K触发器主触发器的一次翻转现象0101011101101101001101由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。例已知主从J-K触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。5.3.2主从J-K触发器主触发器的一次翻转现象0101635.3.2主从J-K触发器主触发器的一次翻转现象5.3.2主从J-K触发器主触发器的一次翻转现象645.3.2主从J-K触发器主触发器的一次翻转现象设，如果在CP=1期间J、K发生了多次变化，如上图所示。其中第一次变化发生在t1，此时J=K=1，从触发器输出Qn=0，因而R=KQn=0，，主触发器发生一次翻转，即。5.3.2主从J-K触发器主触发器的一次翻转现象设655.3.2主从J-K触发器主触发器的一次翻转现象在t2瞬间，J=0,K=1,，，主触发器状态不变。由于CP=1期间Qn=0，图中7门一直被封锁，因此t3时刻K变化不起作用，一直保持不变为1。当CP下降沿来到时，从触发器的状态为。这就是一次翻转情况，它和CP下降沿来到时，由当时的J、K值(J=0,K=1)所确定的状态Qn+1=0不一致，即一次翻转特性易使触发器产生错误判断，且易受干扰。5.3.2主从J-K触发器主触发器的一次翻转现象在t2瞬665.3.2主从J-K触发器主触发器的一次翻转现象5.3.2主从J-K触发器主触发器的一次翻转现象675.3.2主从J-K触发器主触发器的一次翻转现象主从J-K触发器画波形时应注意以下几点：1)电路的触发时刻为CP的下降沿，因而电路状态的改变都应对着CP的下降沿处。2)在CP=1期间，若J、K无变化，根据CP下降沿时的J、K值来决定输出Q即根据状态方程来确定。5.3.2主从J-K触发器主触发器的一次翻转现象主从J-685.3.2主从J-K触发器主触发器的一次翻转现象3)在CP=1期间，若J、K有变化应注意一次变化问题。若CP=1以前Q=0则J的变化将引起一次变化现象，使Q由0变为1；若CP=1以前Q=1则K的变化将引起一次变化现象，使Q由1变为0。Qn―>Qn+1JK000X011X10X111X05.3.2主从J-K触发器主触发器的一次翻转现象3)在695.3.2主从J-K触发器主触发器的一次翻转现象4)CP=1以前Q=0和CP=1期间J的变化这两个条件有一个不满足或两个条件都不满足，则根据CP下降沿时的J、K值来决定输出Q即根据状态方程来确定。同样CP=1以前Q=1和CP=1期间K的变化这两个条件有一个不满足或两个条件都不满足，则根据CP下降沿时的J、K值来决定输出Q即根据状态方程来确定。Qn―>Qn+1JK000X011X10X111X05.3.2主从J-K触发器主触发器的一次翻转现象4)C705.3.2主从J-K触发器主触发器的一次翻转现象例CPJKQCP=0，Q=1（初态）；CP到达时，从触发器的状态：J=K=0，Q=1？CP=1期间，K受到干扰，窄脉冲如图；一次翻转特性易使触发器产生错误判断，且易受干扰抗干扰情况Q主5.3.2主从J-K触发器主触发器的一次翻转现象例CPJ715.3.2主从J-K触发器主触发器的一次翻转现象【例】主从J-K触发器中，已知J、K和CP端的波形，Q的初始状态为0，画出Q端的波形。CPJKQ在CP=1期间，若J、K有变化应注意一次变化问题。若Q=0则J的变化将引起一次变化现象，使Q由0变为1；若Q=1则K的变化将引起一次变化现象，使Q由1变为0。5.3.2主从J-K触发器主触发器的一次翻转现象【例】主725.3.3主从J-K触发器集成单元5.3.3主从J-K触发器集成单元735.3.3主从J-K触发器集成单元双极型主从J－K触发器集成单元主从J－K触发器（1）由与或非门构成主触发器，代替了原来由与非门构成的主触发器；（2）从触发器的触发导引电路由两个三极管T1和T2构成。5.3.3主从J-K触发器集成单元双极型主从J－K触发器集745.3.3主从J-K触发器集成单元当，时CP=0时，封锁了门E和门H，因此主触发器状态维持不变。三极管T1和T2的发射极为低电平，由于T1和T2导通起反相作用，T1集电极输出T2集电极输出

从触发器的状态从触发器的状态跟随主触发器状态。

5.3.3主从J-K触发器集成单元当755.3.3主从J-K触发器集成单元当CP由0正向跳变至1后，在CP=1期间，此时，由于CP=1，解除了对门E和门H的封锁，主触发器接收输入信号，发生状态转移。这是由两个与或非门构成的基本触发器，具有J-K触发器的逻辑功能。三极管T1和T2的发射极为高电平，T1、T2均处于截止状态，门A和门B输入信号不会发生变化，从触发器状态保持不变。5.3.3主从J-K触发器集成单元当CP由0正向跳变至1后765.3.3主从J-K触发器集成单元和的作用：当或端加低电平或负脉冲作用时，

触发器被直接置0或置1，触发器状态不受时钟CP及激励输入信号J、K的影响。端称为异步置0端，或称清除端

端称为异步置1端，或称置位端

5.3.3主从J-K触发器集成单元和的作用775.3.3主从J-K触发器集成单元为了达到可靠地置0或置1的目的，信号不仅要作用于从触发器，还要同时作用于主触发器。和5.3.3主从J-K触发器集成单元为了达到可靠地置0或置1785.3.3主从J-K触发器集成单元假设、由于封锁了门A使同时封锁了门E、F，这样使而此时，使不论CP为何值，T2均截止，使得这样与非门B输入均为1，保证同理可分析，当、，可以使触发器可靠置1。5.3.3主从J-K触发器集成单元假设795.3.3主从J-K触发器集成单元主从J－K触发器功能表5.3.3主从J-K触发器集成单元主从J－K触发器功能表805.3.3主从J-K触发器集成单元：延时翻转之意主从J-K触发器逻辑符号5.3.3主从J-K触发器集成单元：延时翻转之意主从J-K815.3.3主从J-K触发器集成单元常用的主从触发器有：单J-K主从触发器CT54H71/CT74H71、CT5472/CT7472、CT54H72/CT74H72；双J-K主从触发器CT54107/CT74107、CT54H78/CT74H78等5.3.3主从J-K触发器集成单元常用的主从触发器有：单J825.3.3主从J-K触发器集成单元【例】主从J-K触发器中，已知J、K和CP端的波形，Q初＝0，画出Q端的波形。Q5.3.3主从J-K触发器集成单元【例】主从J-K触发器中835.3.4集成主从J-K触发器的脉冲工作特性2tpdtpdtpd2tpdRSQQ波形图基本触发器工作特性5.3.4集成主从J-K触发器的脉冲工作特性2tpdtpd845.3.4集成主从J-K触发器的脉冲工作特性①在CP上升沿到达时，J、K信号已处于稳定状态，并且在CP＝1期间，J、K信号不发生变化；触发器工作时，对时钟及输入激励信号J、K的要求：（1）时钟CP由0正向跳变至1及CP＝1的准备阶段，要完成主触发器状态的正确转移。因此要求：5.3.4集成主从J-K触发器的脉冲工作特性①在CP上升沿855.3.4集成主从J-K触发器的脉冲工作特性②主触发器状态变化从CP上升沿开始至最后稳定，需经历两级与或非门的延迟时间。假设一级与或非门的延迟时间为1.4tpd（tpd为与非门的平均延迟时间），因此为了使主触发器能实现状态转移，必须经历2.8tpd的时间，所以要求CP＝1持续期tCPH>2.8tpd。5.3.4集成主从J-K触发器的脉冲工作特性②主触发器状态865.3.4集成主从J-K触发器的脉冲工作特性（2）CP由1负向跳变至0时，在这一时刻从触发器接受主触发器的状态。假设三极管T1和T2开关的延迟时间为0.5tpd，因此，从CP由1负向跳变至0开始，至触发器状态转移完成，需经历2.5tpd时间，这就要求CP＝0的持续期tCPL>2.5tpd。在Cp＝0期间，主触发器已被封锁，所以J、K信号可以变化。5.3.4集成主从J-K触发器的脉冲工作特性（2）CP由1875.3.4集成主从J-K触发器的脉冲工作特性（3）触发器的工作频率：为了保证触发器可靠地发生状态转移，时钟信号CP的最高工作频率为必须指出，上述讨论允许最高工作频率时，未考虑负载电容的影响。5.3.4集成主从J-K触发器的脉冲工作特性（3）触发器的885.3.4集成主从J-K触发器的脉冲工作特性（4）由于主从J－K触发器主触发器有一次翻转特性，为了提高抗干扰能力，在满足对tCPH要求的条件下，尽可能使CP＝1的持续时间缩短，采用窄脉冲触发。主从J－K触发器是一种脉冲触发方式，而状态发生转移时刻发生在CP的下降沿时刻。为了说明这一特点，有时将触发器状态方程写成5.3.4集成主从J-K触发器的脉冲工作特性（4）由于主从89第5章集成触发器

引言5.1基本触发器5.2钟控触发器5.3主从触发器5.4边沿触发器第5章集成触发器引言905.4边沿触发器主从触发器可以有效克服钟控触发器的空翻现象，但主从触发器还存在一次翻转现象，降低了抗干扰能力。边沿触发器：只有在CP的上升沿（前沿）或下降沿（后沿）时刻才对输入信号响应（不管CP=1的时间有多长）。在CP=0、CP=1期间，输入信号变化不会引起触发器状态的变化。因此触发器不但克服了空翻现象，而且大大的提高了抗干扰能力，工作更为可靠。5.4边沿触发器主从触发器可以有效克服钟控触发器的空翻现象915.4边沿触发器边沿触发方式的触发器有两种类型：一种是维持-阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。5.4边沿触发器边沿触发方式的触发器有两种类型：925.4边沿触发器5.4.1维持－阻塞触发器5.4.2下降沿触发的边沿触发器5.4.3CMOS传输门构成的边沿触发器5.4边沿触发器5.4.1维持－阻塞触发器935.4.1维持－阻塞触发器1.维持－阻塞触发器基本工作原理2.维持－阻塞D触发器3.维持－阻塞D触发器的脉冲工作特性5.4.1维持－阻塞触发器1.维持－阻塞触发器基本工作原理941.维持－阻塞触发器基本工作原理维持-阻塞R-S触发器1.维持－阻塞触发器基本工作原理维持-阻塞R-S触发器951.维持－阻塞触发器基本工作原理电路在钟控R-S触发器基础上，增加了置0、置1维持和置0、置1阻塞4条线。如果取掉这4条线，A、B、C、E4个与非门构成的就是钟控R-S触发器，由于增加了这4条连线，使得该触发器仅在CP信号由0变到1的上跳沿时刻才发生状态转移，而在其余时间触发器状态均保持不变。1.维持－阻塞触发器基本工作原理电路在钟控R-S触发器基础上961.维持－阻塞触发器基本工作原理分析维持、阻塞线的作用假设CP=0时，S=0，R=1。由于CP=0，使，触发器状态保持不变，而此时，门F输出a=0，门G输出b=1。1.维持－阻塞触发器基本工作原理分析维持、阻塞线的作用假设C971.维持－阻塞触发器基本工作原理当CP由0正向跳变至1时，由于a=0，门C输出

门E输出

有三个作用：（1）将触发器置1，使得Q=1；（2）通过置0阻塞线反馈至门C输入端，封锁了门C，不论a如何变化，均使，阻塞了将触发器置0；

（3）通过置1维持线反馈至门G输入端，使b=1，这样就维持了，维持了置1的功能。1.维持－阻塞触发器基本工作原理当CP由0正向跳变至1时，由981.维持－阻塞触发器基本工作原理由于置0阻塞线和置1维持线的作用，在CP=1期间，触发器状态不会再发生变化。当CP由1负向跳变至0及CP=0期间，触发器状态也不会发生变化。

由于、1.维持－阻塞触发器基本工作原理由于置0阻塞线和置1维持线的991.维持－阻塞触发器基本工作原理同理可分析假设CP=0时，S=1，R=0，门F输出a＝1，门G输出b＝0，当CP由0正向跳变至1时，由于b=0，使门C输出1.维持－阻塞触发器基本工作原理同理可分析假设CP=0时，S1001.维持－阻塞触发器基本工作原理（1）将触发器置0；作用阻塞触发器置1（2）通过置1阻塞线使置0（3）通过置0维持线使a=1维持1.维持－阻塞触发器基本工作原理（1）将触发器置0；作用阻塞1011.维持－阻塞触发器基本工作原理由于维持-阻塞的作用，使得该触发器仅在CP信号由0变到1的上升沿时刻才发生状态转移，而在其余时间触发器状态均保持不变，是时钟CP的上升沿触发。1.维持－阻塞触发器基本工作原理由于维持-阻塞的作用，使得该1022.维持－阻塞D触发器2.维持－阻塞D触发器1032.维持－阻塞D触发器当、时，封锁门F使a=1，

封锁门E，使，这样保证触发器可靠置0；当、

时，封锁门G使b=1，

在CP=1时，使，

从而使，保证触发器可靠置1。

2.维持－阻塞D触发器当、1042.维持－阻塞D触发器当、时，

如果CP=0，则触发器状态保持不变，，

CP由0正向跳变至1时，，。

则触发器状态发生转移实现D触发器的逻辑功能。2.维持－阻塞D触发器当、时，如果CP=0，则触发器状态保1052.维持－阻塞D触发器010触发器直接置“0”101触发器直接置“1”触发器正常工作不允许出现置0、置1输入约束条件：2.维持－阻塞D触发器010触发器直接置“0”101触发器直1062.维持－阻塞D触发器分析结论：维持－阻塞D触发器是在CP脉冲的前沿翻转。触发器的状态只取决于CP脉冲↑到来前一瞬间输入信号[D]的状态。在CP上跳沿到来时：Qn+1=[D]在CP=1期间，如果输入信号发生变化，由于维持－阻塞线的作用，对触发器状态无影响。2.维持－阻塞D触发器分析结论：维持－阻塞D触发器是在CP脉1072.维持－阻塞D触发器维持－阻塞D触发器逻辑符号及功能表:2.维持－阻塞D触发器维持－阻塞D触发器逻辑符号及功能表:1082.维持－阻塞D触发器维持－阻塞D触发器逻辑符号及功能表:CP[D]Qn+101XX010XX111↑0011↑11特征方程：2.维持－阻塞D触发器维持－阻塞D触发器逻辑符号及功能表:C1092.维持－阻塞D触发器例：已知维持-阻塞D触发器的输入波形，画出输出波形图初态为0。解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。2.维持－阻塞D触发器例：已知维持-阻塞D触发器的输入波形1102.维持－阻塞D触发器2、工作波形CP[D]QCP=0、CP=1期间触发器状态不变。只有CP↑到来Q随[D]变化而改变。初态为02.维持－阻塞D触发器2、工作波形CP[D]QCP=0、CP1112.维持－阻塞D触发器练习：初态为02.维持－阻塞D触发器练习：初态为01123.维持－阻塞D触发器的脉冲工作特性维持-阻塞D触发器的工作分两个阶段，在CP=0时，为准备阶段；CP由0至1正向跳变时刻为状态转移阶段。3.维持－阻塞D触发器的脉冲工作特性维持-阻塞D触发器的工作1133.维持－阻塞D触发器的脉冲工作特性为了使维持-阻塞D触发器能可靠工作，要求：（1）在CP由0正向跳变至1之前，门F和G输出端a和b应建立起稳定状态。由于a和b稳定状态的建立需要经历两个与非门的延迟时间，这段时间称为建立时间tset，tset=2tpd。在这段时间内要求输入激励信号D不能发生变化，所以CP=0的持续时间应满足tCPL≥tset=2tpd。3.维持－阻塞D触发器的脉冲工作特性为了使维持-阻塞D触发器1143.维持－阻塞D触发器的脉冲工作特性（2）在CP由0正向跳变至1时，脉冲上升沿到达后，要达到维持-阻塞作用，这需要经历一个与非门延迟时间。

必须使或由1变为0

在这段时间内，输入激励D也不能发生变化，将这段时间称为保持时间th，th=tpd。3.维持－阻塞D触发器的脉冲工作特性（2）在CP由0正向跳变1153.维持－阻塞D触发器的脉冲工作特性（3）从CP由0正向跳变至1开始，直至触发器状态转移完成稳定于新的状态，需要经历或信号的建立及经历基本触发器状态翻转时间，这样一共需要经历3tpd的时间，因此要求CP=1的维持时间必须大于3tpd，即tCPH>3tpd。

3.维持－阻塞D触发器的脉冲工作特性（3）从CP由0正向跳变1163.维持－阻塞D触发器的脉冲工作特性（4）为了使维持-阻塞D触发器稳定可靠地工作，CP脉冲的工作频率应满足3.维持－阻塞D触发器的脉冲工作特性（4）为了使维持-阻塞D1173.维持－阻塞D触发器的脉冲工作特性在CP由0至1上升沿达到之前2tpd时间内和前沿到达之后tpd时间内，D输入信号不能发生变化，即在这段时间内，对D信号敏感。在其余时间内，输入信号D的变化对触发器状态不会产生影响，因此，边沿触发器的维持-阻塞触发器比主从触发器抗干扰性强。3.维持－阻塞D触发器的脉冲工作特性在CP由0至1上升沿达到1185.4.2下降沿触发的边沿触发器5.4.2下降沿触发的边沿触发器1195.4.2下降沿触发的边沿触发器1、后沿触发JK触发器功能表及逻辑符号CPJKQn+101XXX010XXX111↓0011↓01011↓10111↓11

☆

CP=0及CP=1期间触发器状态维持不变，只有CP↓到来，触发器的状态只取决于CP脉冲↓到来前一瞬间输入信号JK的状态。5.4.2下降沿触发的边沿触发器1、后沿触发JK触发器功能1205.4.2下降沿触发的边沿触发器2、特征方程及工作波形JKQCP初态为15.4.2下降沿触发的边沿触发器2、特征方程及工作波形JK1215.4.2下降沿触发的边沿触发器练习：设后沿触发JK触发器的初始状态为0，CP、J、K信号如图所示，试画出触发器Q端的波形。JCPK5.4.2下降沿触发的边沿触发器练习：1225.4.2下降沿触发的边沿触发器◆对于维持-阻塞触发器：在CP信号的↑到来前一个极短的时间内，外部激励信号已取样进入触发器，当CP↑到来，取样信号逐级传输引起触发器状态转移，与此同时，维持－阻塞逻辑立即起作用，隔离了外部激励信号。即正跳转移◆对于边沿型触发器：状态仅在CP信号的↑或↓到来时刻进行转移，而状态的变化则取决于CP边沿到来前一瞬间对外部激励信号的取样值。事实上维持－阻塞型触发器是一种正边沿触发器。5.4.2下降沿触发的边沿触发器◆对于维持-阻塞触发器：在1235.4.2下降沿触发的边沿触发器画波形图5.4.2下降沿触发的边沿触发器画波形图1245.4.3CMOS传输门构成的边沿触发器CMOS传输门基本触发器5.4.3CMOS传输门构成的边沿触发器CMOS传输门基本1255.4.3CMOS传输门构成的边沿触发器由两个传输门TG1、TG2和或非门相连，构成基本触发器。传输门TG1导通，TG2关断，触发器接收输入激励信号D，

CP=0，时，当使，Q=D。

5.4.3CMOS传输门构成的边沿触发器由两个传输门TG11265.4.3CMOS传输门构成的边沿触发器当CP=1、时，

传输门TG1关断，TG2导通，触发器的状态保持不变，将CP=0时接收到的信号存储起来。基本触发器属于电位触发方式，CP低电平有效。5.4.3CMOS传输门构成的边沿触发器当CP=1、时，1275.4.3CMOS传输门构成的边沿触发器CMOS传输门构成的D触发器5.4.3CMOS传输门构成的边沿触发器CMOS传输门构成1285.4.3CMOS传输门构成的边沿触发器CMOS传输门构成的J-K触发器5.4.3CMOS传输门构成的边沿触发器CMOS传输门构成1295.5VHDL描述触发器5.5VHDL描述触发器1305.5触发器类型的相互转化（补充）方法公式法

表格法

1.公式法：利用触发器次态方程，联解求转换逻辑例如：JK触发器D触发器JK次态方程