时序逻辑电路介绍课件

时序逻辑电路介绍时序逻辑电路介绍1※

时序电路的逻辑功能描述方法1.状态方程2.状态图3.状态表4.时序图※时序电路的分析方法※时序电路的设计方法退出总目录>※时序电路的逻辑功能描述方法1.状态方程2.状态图3.状态2时序电路的逻辑功能可以用状态方程、状态图、状态表、时序图四种方法来表示，这几种表示方法是等价的，并且可以相互转换。1.状态方程－表明时序电路中触发器状态转换条件的代数表示方式例如有两个触发器F1、F2，其中F2的状态方程为

Q2n+1=XQ1+XQ2Q1

则表明当X=1、Q1=0或X=0、Q2Q1=11时，F2的次态Q2n+1=1因此状态方程是说明使次态为1时外输入和内部状态的条件。它在形式上与触发器的特征方程相似，所不同的是根据外部输入变量和电路中各触发器的现态值来确定次态条件时序电路的逻辑功能描述方法总目录目录<>退出时序电路的逻辑功能可以用状态方程、状态图、状态表、时序图32.状态图-反映时序电路转移规律以及相应输入、输出情况的图形称为状态图或状态转移图。状态图中每个圆圈表示一个状态，带箭头的弧线表示状态转移方向、转移线旁标注出转移的外输入条件和当前的外输出情况。

Moore型和Mealy型电路的状态图表示方法不同

Mealy型电路的外输出Z=f[x、Q]，故Z标在箭头旁

Moore型电路的外输出Z=f[Q]，故Z标在状态图内退出总目录><目录2.状态图-反映时序电路转移规律以及相应输入、输Moore型4000111101/00/00/01/10.1/01/00/0(图a)箭头旁标注的是外输入X和外输出ZMealy型状态图X/Z退出总目录><目录000111101/00/00/01/10.1/01/00/5Moore型状态图00/001/010/111/1X01101100000001010011100图(b)图(c)注意：图（c）没有外输入，时钟来后状态无条件转移退出总目录><目录Moore型状态图00/001/010/111/1X011063.状态表－反映时序电路中外输出及各个触发器次态Qn+1与外部输入信号、现态Qi之间逻辑关系的表格，也称状态转移表。Q2n+1Q1n+1/zXQ2Q1000111100101/010/000/011/011/100/010/001/0（a）Mealy型Q2n+1Q1n+1XQ2Q100011110010110001111001001Z0010（b）Moore型

在图（b）Moore状态表中的Z仅取决于当前状态，所以可以单独列出

退出总目录><目录3.状态表－反映时序电路中外输出及各个触发器Q2n+1Q1n7Q2Q1Q0Q2n+1Q1n+1Q0n+1000001010011100101110111000001010011100101110111（c）Moore型cpQ2Q1Q012345000001010011100（d）Moore型态序表图(c)是没有外输入X和外输出Z的状态表。图(d)仅表示主循环的状态变化。退出总目录><目录Q2Q1Q0Q2n+1Q1n+1Q0n+1000084.时序图-是反映时序电路的输出Z和内部状态Q随时钟和输入信号变化的工作波形。Q2n+1Q1n+1/zXQ2Q1000111100101/010/000/011/011/100/010/001/0（a）状态表我们已经知道图（a）是Mealy型电路的状态表，在这里又给出其状态图、时序图，分别如下一页的（A）、（B）所示。退出总目录><目录4.时序图-是反映时序电路的输出Z和内部状态QQ2n+1Q19000110110/00/01/01/01/00/00/11/1状态图（A）CPXQ2Q1Z时序图（B）X/Z

1)

波形图中每个节拍的次态可根据状态表的现态和X确定，例如现态Q2Q1=00，X=0时其次态Q2n+1Q1n+1=01;2)外输出Z=XQ2Q1+XQ2Q1,它是组合电路的输出,当XQ2Q1=100或010时，Z立即为1。退出总目录><目录000110110/00/01/01/01/00/00/1110时序电路的分析方法分析步骤如下图所示:逻辑电路输出方程激励方程状态表状态方程描述功能时序图1.根据逻辑图写出时序电路的输出方程和各触发器的激励方程。退出总目录><目录时序电路的分析方法分析步骤如下图所示:逻辑电路输出方程状态表112.根据已写出的激励方程和所用的触发器的特征方程，写出时序电路的状态方程。3.根据时序电路的状态方程和输出方程，建立壮态转移表，进而可以画出壮态图和时序波形图。4.分析电路的逻辑功能。退出总目录><目录2.根据已写出的激励方程和所用的触发器的特征方程，写出时序电12【例】分析图示同步时序逻辑电路的逻辑功能。解：

①求输出方程和激励方程。②求状态方程。Q1=J1Q1+K1Q1=（XQ0）Q1+XQ0Q1=XQ0Q1n+1Q0=J0Q0+K0Q0=Q0J0=K0=1J1=K1=X Q0Z=XQ1Q0⊕

⊕

⊕

⊕

⊕

退出总目录><目录【例】分析图示同步时序逻辑电路的逻辑功能。解：①求输13③列状态表，画状态图。然后将其合并得状态表，如图（d）所示。填Q1、Q0和Z的卡诺图如图（a）（b）（c）所示，n+1n+1、、该时序电路为Mealy型时序电路。状态表退出总目录><目录③列状态表，画状态图。然后将其合并得状态表，如图（d）所示。14④画波形图。⑤逻辑功能分析。当外部输入X=0时，状态转移按00→01→10→11→00→…变

化，实现模4加法计数器功能。当外部输入X=0时，状态转移按00→11→10→01→00→…变

化，实现模4减法计数器功能。所以，该电路是一个同步模4可逆计数器。X—加/减控制信号Z—借位输出退出总目录><目录④画波形图。⑤逻辑功能分析。当外部输入X=0时，状态转移当外15【例】分析图示同步时序逻辑电路的逻辑功能。①求输出方程和激励方程。解：

②求状态方程。

D2=Q1,D1=Q0,D0=Q1+Q0=Q1Q0Z2=Q2,Z1=Q1,Z0=Q0Q2=D2=Q1,Q1=D1=Q0,Q0=D0=Q1Q0n+1n+1n+1退出总目录><目录【例】分析图示同步时序逻辑电路的逻辑功能。①求输出方程和激励16③列状态表，画状态图。状态表状态图退出总目录><目录③列状态表，画状态图。状态表状态图退出总目录><目录17④画波形图。⑤逻辑功能分析。

由以上分析可见，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、Q1和Q2各端，因此该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路有自启动能力。退出总目录><目录④画波形图。⑤逻辑功能分析。由以上分析可见，该电路18例：同步十进制可逆计数器（加减控制式）计数器由逻辑电路可以写出输出函数和激励函数为C=MQ0Q3B=MQ0Q1Q2Q3T0=1T1=MQ0Q3+MQ0Q1Q2Q3=MQ0Q3+MQ0（Q1+Q2+Q3）T1=MQ0Q3+MQ0Q1Q2Q3=MQ0Q3+MQ0（Q1+Q2+Q3）T3=M（Q0Q3+Q0Q1Q2）+MQ0Q1Q2T2=MQ0Q1+MQ0Q1Q1Q2Q3=MQ0Q1+MQ0Q1（Q1+Q2+Q3）T2=MQ0Q1+MQ0Q1Q1Q2Q3=MQ0Q1+MQ0Q1（Q1+Q2+Q3）退出总目录><目录例：同步十进制可逆计数器（加减控制式）计数器由逻辑电路可以写19退出总目录><画出有效状态转移图和M=1、初始状态为全0时得工作波形图状态图波形图目录退出总目录><画出有效状态转移图和M=1、初始状态为全0时得20同步时序电路的设计过程同步时序电路的设计步骤如下图所示：最简状态表

命题原始状态图编码状态表导出激励输出方程画逻辑图状态化简状态分配给定状态的设计问题退出总目录><目录同步时序电路的设计过程同步时序电路的设计步骤如下图所示：最简21

对于某些典型的同步时序电路，直接从命题要求就可以列出编码状态表，不需要经过“建立原始状态图”，“状态化简”和“状态分配”这三步。因此，这类设计问题称为“给定状态的设计”。已知编码状态表如何设计同步时序电路

如果从逻辑命题可以直接列出状态表，时序电路的设计主要完成以下工作：退出总目录><目录对于某些典型的同步时序电路，直接从命题要求就可以列出221根据编码状态表画出次态卡诺图和输出卡诺图。2根据次态卡诺图分别求出各触发器的状态方程。3将求得的状态方程与触发器的特征方程比较后，导出激励方程。4检查自启动情况。5根据激励方程和输出方程画出逻辑电路图。退出总目录><目录1根据编码状态表画出次态卡诺图和输出卡诺图。退出总目录><目23退出总目录><【例】建立“111”序列检测器的原始状态图和原始状态表。解：①确定输入变量和输出变量。

设该电路的输入变量为X，代表输入串行序列，输出变量为Z，表示检测结果。输入X和输出Z之间的关系为X=011011111011Z=000000111000②设置状态。S0：初始状态，表示电路还没有收到一个有效的1。S1：表示电路收到了一个1的状态。S2：表示电路收到了连续两个1的状态。S3：表示电路收到了连续三个1的状态。目录退出总目录><【例】建立“111”序列检测器的原始状态图和原24退出总目录><③画状态图，列状态表。Mealy型原始状态图Mealy型原始状态表目录退出总目录><③画状态图，列状态表。Mealy型原始状态图M25退出总目录<【例】建立一个余3码误码序列检测器的原始状态图和