2023年研究生类研究生入学考试专业课电气与电子信息-数字电路历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课电气与电子信息-数字电路历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.在VerilogHDL的标识符中使用字母的规则是______。A.大小写相同B.大小写不同C.只允许用大写D.只允许用小写2.电路如下图所示，对应画出CP、Q1和Q2的波形。当电路中电容C1由0.1μF提高到1μF时，试问CP、Q1和Q2的波形的频率各是原来数值的多少倍。

3.在CMOS类门中，对未使用的输入端应当______或者______，而不允许______。4.十进制数125.125对应的二进制数为______。A.1111101.001B.1111100.01C.1111101.101D.1111111.0015.欲把不规则的输入波形变换为幅度与宽度都相同的矩形脉冲，应选择______电路。A.多谐振荡器B.基本RS触发器C.单稳态触发器D.施密特触发器6.在NMCS门电路中，负载管的跨导______，而驱动管的跨导______。7.组合逻辑电路的竞争一冒险是由于______引起的。A.电路不是最简B.电路有多个输出C.电路中存在延迟D.电路使用不同的门电路8.在数字电路和计算机中，只用______种符号来表示信息。A.1B.2C.3D.49.一个用555定时器构成的单稳态触发器的正脉冲宽度为______。A.0.7RCB.1.4RCC.1.1RCD.RC10.逻辑方程AD+BC=B'+A'C=(A+C)(A'+B)(C+D)的解为______。11.在VerilogHDL的端口声明语句中，用______关键字声明端口为输入方向。A.inputB.INPUTC.IND.output12.用VerilogHDL设计一个同步17进制计数器时，需要设置一个______位的寄存器型变量。A.2B.3C.4D.513.为实现数据传输的总线结构，要选用______门电路。A.或非B.OCC.三态D.与或非14.逻辑函数F(A，B，C)=AB+BC+AC的最小项标准式为______A.F(A，B，C)=Zm(0，1，2，4)B.F(A，B，C)=Zm(3，5，6，7)C.F(A，B，C)=∑m(0，2，3，4)D.F(A，B，C)=Zm(2，4，6，7)15.半导体存储器按功能分______和______两种。16.VerilogHDL的功能描述是用来描述设计模块的______和模块端口间的______。17.表示一个两位十进制数至少需要______位二进制数。A.5B.6C.7D.818.在CMOS电路中采用下图(a)～(d)所示的扩展功能用法，试分析各图的逻辑功能，写出Y1～Y4的逻辑表达式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。

19.边沿JK触发器利用______而引导触发的触发器。20.(110010100111.10000111)余3BCD表示的十进制数为______。21.一片8K×8的ROM存储器有______个字，字长为______位。22.除了end或以end开头的关键字(如endmodule)语句外，VerilogHDL的每条语句后必须要有______。A.逗号“，”B.句号“．”C.分号“；”D.冒号“：”23.如图所示的电路是用施密特触发器电路构成的多谐振荡器，试画出电容器C两端电压VC和输出电压VO的波形。

24.维持阻塞D触发器是在CP______触发，其特性方程为______。25.用二进制代码表示有关对象的过程叫______；n位二进制编码器有______个输入，有个输出。26.单极型集成电路主要包括______、______和______。27.用抗干扰能力来评价ECL、TTL、CMOS集成电路，抗干扰强的集成电路依次为______。28.用与、或、非等运算表示函数中各个变量之间描述逻辑关系的代数式叫______。29.从若干输入数据中选择一路作为输出的电路叫______。30.在下图所示的4个电路中，不能产生振荡的是______。

A．

B．

C．

D．31.任何时钟触发器状态的改变仅与时钟的动作沿到来有关。32.对RAM存储器进行写操作时，应向存储器芯片送出______控制信号。

A．

B．

C．

D．33.欲把输入的正弦波信号转换成同频的矩形波信号，可采用______电路。34.4位倒T形电阻网络型D/A转换器的电阻网络的电阻权值有______种A.1B.2C.4D.835.若与或逻辑函数表达式F中的某一个乘积项为1，则该表达式F=______。36.MOS场效应管工作于饱和区时，由于______，从而抵消了漏极电压增加的影响，使漏极电流基本不变。37.若一个10位二进制A/D转换器的基准电压VREF=-10.24V，则当输入2.56V时，结果(二进码)为______。A.0100000000B.1100000000C.1000000000D.010000001038.电路如图所示，请画出8个时钟脉冲周期的时序图，标明输出QA和QB与时钟的关系。

39.正逻辑的或非门是负逻辑的______；正逻辑的与非门是负逻辑的______。40.同或逻辑Z对应的逻辑图是______。

A．

B．

C．

D．41.在A/D转换器中，转换速度最慢的是______转换器。A.并联比较型B.逐次逼近型C.双积分型D.微分型42.VerilogHDL的常量是一个恒定不变的数，一般在______定义。A.程序中部B.程序后部C.任意位置D.程序前部43.用PLA进行逻辑设计时，应将逻辑函数表达式变换成______式。A.与非与非B.异或C.最简与或D.最简或与44.在VerilogHDL的非阻塞赋值语句中，赋值号是：______，赋值变量必须是______型变量。45.在下列各图中，或非逻辑Z对应的逻辑图是______。

A．

B．

C．

D．46.(001111110001.01011111)2421BCD表示的十进制数为______。47.在数字电路和计算机中，只用______和______两种符号来表示信息。48.在3位二进制A/D转换器中，已知最大输入模拟电压为10V，⊿是量化单位，并采用“只舍不取”方法划分量化电平，则1⊿代表的量化电压为______V。49.电路如图(a)所示，加在输入端的波形如图(b)所示，画出输出F的波形。

50.常用的D/A转换电路是______。A.权电阻D/A转换器B.T形D/A转换器C.倒T形D/A转换器D.开关树形D/A转换器第1卷参考答案一.历年考点试题黑钻版1.参考答案：B2.参考答案：解：本题图所示电路由两部分组成，第1部分是对称式多谐振荡器，产生一定频率的矩形波由CP端输出：第2部分是由触发器FF1和FF2构成的计数器/分频器，而且是两位异步二进制计数器，Q1是CP的2分频输出端；Q2是CP的4分频输出端。CP、Q1和Q2的波形如下图所示。

由于振荡器的振荡周期与电容C1的值成正比(与振荡频率成反比)，所以当电路中电容C1由0.1μF提高10倍到1μF时，CP、Q1和Q2的波形的频率各是原来数值的1/10倍。

3.参考答案：相应的逻辑电平，与有用端并接，悬空4.参考答案：A5.参考答案：C6.参考答案：小，大7.参考答案：C8.参考答案：B9.参考答案：C10.参考答案：A'B'C或ABC=00111.参考答案：A12.参考答案：D13.参考答案：C14.参考答案：B15.参考答案：ROM，RAM16.参考答案：内部结构，逻辑关系17.参考答案：C18.参考答案：解：本题图(a)是5输入端与非门，其输出表达式为：

图(b)是5输入端或非门，其输出表达式为：

图(c)是6输入端与非门，其输出表达式为：

图(d)是与或非门，其输出表达式为

19.参考答案：传输延迟的差异20.参考答案：974.5421.参考答案：8192，822.参考答案：C23.参考答案：输出波形如图所示。

24.参考答案：的上升沿，Qn+1=D·CP↑25.参考答案：二进制编码；2n，n26.参考答案：PMOS、NMOS、CMOS27.参考答案：CMOS→TTL→ECL28.参考答案：逻辑表达式29.参考答案：数据选择器30.参考答案：A31.参考答案：B[解析]还与输入信号有关。32.参考答案：A33.参考答案：施密特触发器34.参考答案：B35.参考答案：136.参考答案：夹断区增加37.参考答案：A38.参考答案：解：根据所示电路，由于Flag-flipA的JA、KA接高电平，因此它是T'触发器，当一个时钟(CLK)的上升沿到来时，其输出QA就翻转一次；Flag-flipB的JB接QA，KB接，因此它是D触发器，当CLK来一个上升沿时，其输出QB=QA：以此画出的时序图如图所示。由波形图可知，QA是时钟CLK的2分频，QB是延迟一个时钟周期的2分频输出。

39.参考答案：与非门；或非门40.参考答案：C41.参考答案：C42.参考答案：D4