计算机原理电子教案课件

21世纪高等职业教育规划教材

计算机原理

主编倪天林中国财政经济出版社21世纪高等职业教育规划教材1

《计算机原理》电子教案目录第1章计算机概述第2章计算机中信息的表示方法第3章中央处理器第4章主存储器第5章总线系统第6章微型计算机的主板第7章中断系统第8章微型计算机接口技术第9章微型计算机的外部设备思考与练习参考答案

2第1章计算机概述.下页本章首页.总目录.上页第1章计算机概述.下页本章首页.总目录.上页31.1计算机的发展概况1.1.1计算机的产生和发展电子计算机是由各种电子器件组成的，是能够自动、高速、精确地进行算术运算、逻辑控制和信息处理的现代化设备。自从其诞生以来，已被广泛应用于科学计算、数据（信息）处理和过程控制等领域。.下页本章首页.总目录.上页1.1计算机的发展概况1.1.1计算机的产生和发展4

第一台计算机的制造成功。1946年2月世界上第一台通用电子数字计算机是美国宾夕法尼亚大学莫尔学院的约翰·莫奇利（J.W.Mauchly）博士和他的研究生J·普雷斯泊·埃克特（J.P.Eckert）主持研制的，取名为ENIAC(ElectronicNumericalIntegratorAndCalculator，译作“埃尼阿克”，即电子数字积分计数器)。

1.计算机的产生.下页本章首页.总目录.上页第一台计算机的制造成功。1946年2月世界上第一台通5

1945年,美籍匈牙利数学家冯·诺依曼（VonNeumann）博士发表《电子计算机逻辑设计初探》论文，提出二进制表达方式和存储程序控制计算机构想。世界上第一台具有存储程序功能的计算机是EDVAC（ElectronicDiscreteVariableAutomaticComputer，译作“埃德瓦克”，即电子数据计算机），它是由曾担任ENIAC小组顾问的冯·诺依曼博士领导设计的。

冯·诺依曼计算机模式的提出.下页本章首页.总目录.上页1945年,美籍匈牙利数学家冯·诺依曼（Von6

一般认为冯·诺依曼机具有如下基本特点

（1）计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。

（2）采用存储程序的方式，程序和数据放在同一存储器中，由指令组成的程序可以修改。（3）数据以二进制码表示

。（4）指令由操作码和地址码组成。（5）指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在的单元地址，一般按顺序递增。

（6）机器以运算器为中心，数据传送都经过运算器。.下页本章首页.总目录.上页一般认为冯·诺依曼机具有如下基本特点.下页本章首页.总7

以构成计算机硬件的器件为标志，计算机的发展经历电子管、晶体管、中小规模集成电路以及大规模和超大规模集成电路四个阶段。

（1）电子管时代(20世纪40年代中期到50年代中期)

（2）晶体管时代(20世纪50年代中期到60年代中期)

（3）中小规模集成电路时代(20世纪60年代中期到70年代初期)

（4）大规模和超大规模集成电路时代(20世纪70年代初期至今)

2.电子计算机的发展简史.下页本章首页.总目录.上页以构成计算机硬件的器件为标志，计算机的发展经历电子管、晶8

微型计算机属于第四代计算机，是20世纪70年代初期研制成功的。

微型计算机(MicroComputer)是由微处理器(CPU)、存储器和I/O接口电路组成的计算机。微处理器(MicroProcessor)是微型计算机的核心芯片，它是将计算机中的运算器和控制器集成在一片硅片上制成的集成电路。这样的芯片也被称为中央处理单元，简称为CPU(CentralProcessingUnit)。第一代微型计算机（4位或低档8位微处理器）。典型产品是Intel公司1971年研制成功的4004（4位CPU）及1972年推出的低档8位CPU8008。第二代微型计算机（中高档8位微处理器）。典型产品有1974年Intel公司生产的8080CPU，Zilog公司生产的Z80CPU、Motorola公司生产的MC6800CPU以及Intel

公司1976年推出的8085CPU。

1.1.2微型计算机的发展.下页本章首页.总目录.上页微型计算机属于第四代计算机，是20世纪70年代初期研制9第三代微型计算机（16位微处理器）。典型产品是1978年Intel公司生产的8086CPU、Zilog公司的Z8000CPU和Motorola公司的MC6800CPU。

第四代微型计算机（32位高档微处理器）。典型产品是Intel公司推出的32位微处理器芯片80386和80486。

第五代微型计算机（64位高档微处理器）。典型产品是1993年Intel公司推出的Pentium(奔腾，Intel586)以及IBM、Apple和Motorola三家公司联合生产的PowerPC。

.下页本章首页.总目录.上页第三代微型计算机（16位微处理器）。典型产品是19710

进入20世纪90年代以来，计算机技术的发展更为迅速，产品不断升级换代。未来的计算机将向巨型化、微型化、网络化、多媒体化、智能化的方向发展。

1.1.3计算机的发展趋势.下页本章首页.总目录.上页进入20世纪90年代以来，计算机技术的发展更为迅速，产111.2.1计算机的特点

（1）运算速度快。（2）计算精度高。（3）存储能力强。（4）可靠性高。（5）具有逻辑判断能力。1.2计算机的特点和分类.下页本章首页.总目录.上页1.2计算机的特点和分类.下页本章首页.总目录.上页121.按工作原理分有电子模拟计算机、电子数字计算机2.按用途分有专用计算机、通用计算机3.按规模分有巨型机、大型机、中型机、小型机、微型机1.2.2计算机的主要分类.下页本章首页.总目录.上页1.按工作原理分有电子模拟计算机、电子数字计算机1.213

1.科学研究计算

2.信息处理

3.过程控制

4.网络与通信

5.计算机辅助系统

6.人工智能1.2.3计算机的应用领域.下页本章首页.总目录.上页1.科学研究计算1.2.3计算机的应用领域.下页141.3微型计算机的基本组成及技术指标

1.3.1微型计算机的组成

1.微型计算机的硬件组成

（1）中央处理器CPU（CentralProcessingUnit）。

中央处理器也叫微处理器(机)简称CPU，是用来实现运算和控制功能的部件，由运算器、控制器和寄存器三部分组成，CPU是计算机的核心部件。

（2）存储器。存储器分为内存储器和外存储器。

.下页本章首页.总目录.上页1.3微型计算机的基本组成及技术指标.下页本章首页.总目15

①内存储器。存储器中含有大量的存储单元，每个存储单元（即一个字节Byte）可以存放8个二进制位(bit)。二进制位用b表示，字节用B表示，1B=8b。存储器的存储容量可以用字节来表示，也可以用千字节（KB）、兆字节（MB）、千兆字节（GB）表示。内存按工作方式不同又分为只读存储器ROM（ReadOnlyMemory）和随机存储器RAM（RandomAccessMemory）。②外存储器。外存储器又叫辅助存储器。常用的外存有硬盘、软盘、光盘、移动磁盘。

.下页本章首页.总目录.上页.下页本章首页.总目录.上页16

（3）主板(Mainboard)。

主板是微机中最主要的电路板，也是微机中最大的一块电路板。主板由印刷线路板和连接在其上的集成电路芯片以及各种晶体管元器件组成。

（4）输入/输出设备及其接口电路。

（5）总线(BUS)。

CPU内部的总线叫内部总线，CPU外部的总线叫外部总线。总线按传输信息的性质不同分为数据总线、地址总线和控制总线。

.下页本章首页.总目录.上页.下页本章首页.总目录.上页17

（1）系统软件。

系统软件是指不需要用户干预的，为其它程序的开发、调试以及运行等建立一个良好环境的程序。主要包括操作系统OS(OperatingSystem)和系统应用程序。

①操作系统。操作系统是管理和控制计算机资源的系统软件，任何软件的运行都必须有操作系统的支持。操作系统具有五大基本功能：处理器管理、存储器管理、设备管理、作业管理、文件管理。微机的操作系统主要有磁盘操作系统（DOS）和窗口操作系统（WINDOWS）。

2.软件系统.下页本章首页.总目录.上页（1）系统软件。2.软件系统.下页本章首页18

②程序设计语言。程序设计语言就是提供给用户用来编写程序的语言。包括机器语言、汇编语言、高级语言。（2）应用软件。应用软件是为用户解决各行各业实际问题而开发的软件，它们可以直接帮助用户提高工作质量和效率，甚至可以解决用户原来难以解决的问题。如：文字处理软件WPS、WORD；电子表格软件EXCEL；网页制作软件FRONTPAGE；辅助设计软件AutoCAD等。应用软件越丰富，越能充分发挥计算机的作用。

.下页本章首页.总目录.上页②程序设计语言。程序设计语言就是提供给用户用来编写程序191.微型计算机的工作原理

微机的工作过程就是不断地从内存中取出指令并执行指令的过程。当开始运行程序时，首先应把第一条指令所在存储单元的地址赋予程序计数器PC(ProgramCounter)，然后机器就进入取指阶段。

在取指阶段，数据缓冲寄存器的内容将被送至指令寄存器IR，然后由指令译码器对IR中指令的操作码字段进行译码，并发出执行该指令所需要的各种微操作控制信号。取指阶段结束后，机器就进入执行指令阶段.当一条指令执行完毕后，转入下一条指令的取指阶段。这样周而复始地循环，直到遇到暂停指令时结束。

1.3.2

微型计算机的工件原理与工作过程.下页本章首页.总目录.上页1.微型计算机的工作原理1.3.2微型计算机的工件原理与20

2.微型计算机的工作过程

微机在实际工作中，由用户将程序、数据或文档通过输入设备输入到内存，或通过计算机指令将其从外存调入内存，一旦运行程序，控制器便会自动地从内存逐条取出指令，对指令进行译码，计算机按指令的要求来控制硬件各部分工作，运算器在控制器的指挥下从内存中读出数据，并对数据进行算术或逻辑运算，然后把运算的结果再存入内存，输出设备在控制器的指挥下将结果数据以人们要求的形式输出，这样计算机就完成了用户所规定的任务。.下页本章首页.总目录.上页2.微型计算机的工作过程.下页本章首页.总目录.上页211.3.3微型计算机的性能指标

1．字长2．存储容量3．存取周期4．时钟频率5．运算速度

6．系统配置.下页本章首页.总目录.上页1.3.3微型计算机的性能指标.下页本章首页.总目录.上22第2章计算机中信息的表示方法

.下页本章首页.总目录.上页第2章计算机中信息的表示方法

.下页本章首页.总目录.上页232.1计算机中信息的代码

2.1.1符号“0”和“1”

电子装置可以有两种状态，如开关的开和关，电路的通和断。我们可以用“0”和“1”这两个符号来分别表示这两种状态。

2.1.2用数字型电信号表示数字代码

因为一个电信号只能表示两种状态，为了区别各种事物的信息特征，我们就需要多一些电信号。.下页本章首页.总目录.上页2.1计算机中信息的代码

.下页本章首页.总目录.上页24数字化方法表示信息的优点（1）抗干扰能力强，可靠性高。（2）依靠多位数字信号的组合，可表示为几乎无限的数目。（3）数字化信息可以存储、易传送。（4）可表示的信息类型与范围广泛。（5）能用逻辑代数等数字逻辑技术处理电信号信息。

.下页总目录.上页本章首页.数字化方法表示信息的优点.下页总目录.上页本章首页.25

2.2数字的表示和运算

2.2.1二进制和十进制间的转换

将十进制整数转换为二进制数，首先将十进制数除2取余数，然后不断地对前次得到的商除2并列出其余数，然后把所得余数按从后向前的次序排列。该方法简称除2取余法。十进制小数转换为二进制小数的方法是：首先不断地对前次得到的积的小数部分乘2，并列出该次得到的整数数值，然后按从前向后的次序排列。该方法简称乘2取整法。

.下页总目录.上页本章首页.2.2数字的表示和运算.下页总目录.上页本章首页.26既有整数又有小数的十进制数转换为二进制数，将整数部分和小数部分分别转换后合并即可。二进制转换为十进制，用每位二进制数作系数，以2作底数，以所在的位数减1作指数，形成一个多项式，计算多项式的值，计算的结果就是十进制数。

.下页总目录.上页本章首页.既有整数又有小数的十进制数转换为二进制数，将整数部分和小272.2.2定点数和浮点数

实际使用的二进制数可分为二进制整数和二进制实数两种，在计算机内部，分别用定点数和浮点数表示二进制整数和二进制实数。

1．定点数定点数是指小数点的位置固定不变。在计算机中，通常用定点数表示二进制整数，因此定点数的小数点位置通常固定在数值的最后。

2．浮点数浮点数是指小数点位置不固定的数，通常它既有整数部分又有小数部分。

.下页总目录.上页本章首页.2.2.2定点数和浮点数

.下页总目录.上页本章首页.28

2.2.3原码、反码和补码

二进制数四则运算和十进制数四则运算一样，也有加、减、乘、除。要在计算机中实现二进制数四则运算，计算机中就应该有加法装置、减法装置、乘法装置和除法装置。我们知道，乘法运算可以用若干次加法运算实现，除法运算可以用若干次减法运算实现。这样，为简化计算机硬件设计的复杂性，硬件就可以不包含乘法装置和除法装置。

.下页总目录.上页本章首页.2.2.3原码、反码和补码.下页总目录.上页本章首29

如果将二进制的减法运算通过一定的形式转换为加法运算，就可以去掉减法装置，只剩下加法装置。我们通过二进制数的补码可以实现这种转换。补码是把二进制的正数和负数表示成一种统一的去掉符号的纯数值形式。

.下页总目录.上页本章首页.如果将二进制的减法运算通过一定的形式转换为加法运算，就30

1．原码

原码是用“符号码+二进制绝对值”表示的机器码。符号码用0表示正数，用1表示负数。绝对值一般用七位二进制数表示，不足七位在前面补0。.下页总目录.上页本章首页.1．原码.下页总目录.上页本章首页.31

2．反码

正数的反码与原码相同，负数的反码除符号位不变外，其余取反。

3．补码

正数的补码与原码相同，负数的补码在反码的基础上加1。对于补码来说，不仅两个二进制数的加法运算可以用补码的加法来实现，而且两个二进制数的减法运算也可以用补码的加法来实现。补码运算不仅用加法实现了减法，而且实现了正号和负号的数字化表示。.下页总目录.上页本章首页.2．反码.下页总目录.上页本章首页.32

（1）补码运算的基本公式：

[x+y]补=[x]补+[y]补（2）补码有两个重要特点：

①二进制的加法运算和减法运算都转换成了补码的加法运算。

②符号位直接参加运算。这样，对于数值的四则运算来说，可以用只包含加法操作的一个算法来实现乘法，用只包含减法操作的一个算法来实现除法，用补码编码方法来实现减法。这样，计算机硬件只需设计出实现两个二进制数相加的加法器，就可以实现算术的四则运算。.下页总目录.上页本章首页..下页总目录.上页本章首页.33

(3)

将十进制数输入和输出计算机实现加法和减法运算的完整过程为：

①把用户输入的十进制数转换为二进制数；

②把二进制数转换为补码；

③实现补码加法；

④把补码形式的运算结果转换为二进制数；

⑤把二进制数转换为十进制数输出给用户。.下页总目录.上页本章首页.(3)将十进制数输入和输出计算机实现加法和减法运算的342.3计算机中其它信息编码2.3.1西文字符的编码1．字符的ASCII码

计算机中最常使用的字符编码标准是ASCII码(AmericanStandardCodeforInformationInterchange，美国标准信息交换代码)。ASCII码是一种用7位0、1符号表示字符的编码方案。2．字符的十六进制形式

把一位0、1符号称做一个二进制码，则字符的十六进制编码是把4位二进制码用一个符号表示。因4位二进制码共有16种不同状态，故这种编码称为十六进制编码。

.下页总目录.上页本章首页.2.3计算机中其它信息编码.下页总目录.上页本章首页.352.3.2汉字的编码

汉字编码可分为机内码和机外码两类。机内码是在计算机内部使用的用二进制代码表示的汉字编码，用于在计算机内部存储、交换、加工处理的汉字代码。机外码是不在计算机内部使用的、而是用来输入汉字信息的代码。此外，还有储存和显示汉字形状的字型点阵码。汉字在计算机内部也可以用和字符相同的方法编码表示。但是，汉字编码要考虑两个问题：(1)汉字通常是和字符混合使用的，因此，汉字编码方案要考虑和字符编码方案的兼容问题。(2)汉字不是拼音文字，不能像英文那样只对26个字母编码就可以解决英文单词的编码。汉字是方块文字，并且个数很多，所以用于编码的符号位数要更多一些。.下页总目录.上页本章首页.2.3.2汉字的编码.下页总目录.上页本章首页.36

1．国标码

1981年我国公布的国家标准《信息交换用汉字编码字符集·基本集》是一种国家标准编码，代号为GB2312—80。GB2312—80码也称作国标码。在GB2312—80码中，收录了一级汉字3755个（最常用汉字，用汉语拼音排序），二级汉字3008个（次常用汉字，用偏旁部首排序），编码的汉字共计6763个，另外还编码有汉语注音字母、希腊字母、拉丁字母、俄文字母、日文假名等682个，合计7445个。GB2312—80规定，所有国标汉字与符号组成一个94×94的矩阵。在此矩阵中，每一行称为一个区，共有94个区（区号为01-94），每一列称为一个位，每区共有94个位（位号为01-94）。一个汉字所在的区号和位号就构成了该汉字的“国标区位码”，简称国标码。国标码用两个字节的16进制数表示。例如，“文”字的国标码是4E44H。.下页总目录.上页本章首页.1．国标码.下页总目录.上页本章首页.37

2．机内码

计算机系统中用来储存和处理的中文或西文代码称为机器码。ASCII码是一种西文机内码，计算机系统内部用来表示汉字的编码称为汉字机内码。在设计汉字机内码时，应遵循以下原则：（1）汉字的内码不能有二义性，否则容易和其他编码混淆。例如要能和ASCII码严格区分。（2）代码的长度应尽可能短，而表示的汉字要尽可能多，以便节约存储空间。（3）应与国标码有对应关系，以便于对汉字字库的处理和查找。字节的最高位为0时，为字符编码，字节的最高位为1时，为汉字编码。十六进制汉字机内码与十六进制国标码的关系为：汉字机内码高位字节=国标码高位字节+80H

汉字机内码低位字节=国标码低位字节+80H.下页总目录.上页本章首页.2．机内码.下页总目录.上页本章首页.38

3．输入码

汉字的输入码是指直接从键盘输入的各种汉字输入方法的编码，属于汉字的外码。一种好的汉字输入法应该容易学习掌握，编码较短，重码较少，输入速度快。汉字的输入码主要有四类：数字码（如区位码），音码（如全拼、简拼等），形码（如五笔字型码、郑码等），音形结合码。

.下页总目录.上页本章首页.3．输入码.下页总目录.上页本章首页.394．字型码

构造汉字字形的方法有两种：一种是点阵法，另一种是矢量法。点阵字形方式是把汉字像图形一样置于存储器的网状方框上，方框内由像素点构成，相当于二进制的位，汉字笔划经过的点用1表示，未经过的点用0表示，即可形成汉字图形。用点阵方式表示的汉字字形码，称做“字模点阵码”。

.下页总目录.上页本章首页.4．字型码.下页总目录.上页本章首页.40

现在，Windows系统实际使用的字库是矢量字库(TrueType)，矢量字库使用一组函数来描述汉字的笔划，一个汉字的矢量字库就是保存对应该汉字的矢量函数组，其字形码即保存矢量函数组的地址码。汉字从输入到输出的过程是利用输入设备，通过输入码输入汉字，系统将输入码转换成内码，并在用户文档中存储内码，系统根据内码并结合字体信息，通过地址码或相应的函数在字库中查找该汉字的字模信息，取出字模信息将字形输出在屏幕上或通过打印机打印出来。

.下页总目录.上页本章首页.现在，Windows系统实际使用的字库是矢量字412.3.3图像的表示

目前图像的表示方法主要有两大类：位图和矢量图。位图是用描绘图像的点的集合来表示图像的，这些点称为像素点。位图表示图像的原理和照相图片的原理类似。对于黑白图像，像素点值为0表示白色，像素点值为1表示黑色。这样，一个1024像素点×1024像素点的黑白图像，就表示为1024×1024个二进制码串。对于彩色图像，其实现方法是在黑白图像方法的基础上，再增加每个像素的色彩编码。当对像素点的色彩用一个字节来编码表示时，其色彩变化范围为0～255，共计256色。当图像的色彩变化比较丰富时，这样编码的彩色图像感觉有些失真。.下页总目录.上页本章首页.2.3.3图像的表示.下页总目录.上页本章首页.42

目前最具有真实感觉的彩色图像是用三个字节对像素点的色彩编码。三个字节分别对应红、绿、蓝三种基色，这样每个像素点的色彩就是红、绿、蓝三种基色的结合。若你使用绘图软件绘制图形或图像，绘图软件中的单色位图就表示黑白图像，256色位图就表示用一个字节编码表示色彩，24位位图就表示用三个字节编码表示色彩。矢量图是基于矢量技术的图形，它是以图元为单位，用数学方法来描述一幅图，用直线和弧线的集合表示图像的。当图像放大时，线段被等比例的放大，所以用矢量图方法表示的图像可以任意放大。用直线和弧线表示图像的矢量图方法比位图的像素点方法要复杂的多。视频可以看做是多帧图像集合，连续显示的多帧图像就形成了视频。.下页总目录.上页本章首页.目前最具有真实感觉的彩色图像是用三个字节对像素点的432.3.4声音的表示

音频是波形信息，属于模拟量。音频信息经过采样后通过模数转换（A/D），将模拟信息转换为数字信息，才能被计算机处理和存储。然后再经过数模转换（D/A），将数字信息转换为模拟信息才能将音频通过扬声器输出。这样，在计算机中处理音频信息就需要安装模数/数模转换器。声卡就是具有这种功能的装置。.下页总目录.上页本章首页.2.3.4声音的表示.下页总目录.上页本章首页.44第3章

中央处理器.下页本章首页.总目录.上页第3章中央处理器.下页本章首页.总目录.上页45

3.1.1CPU的基本概念和组成中央处理器（CentralProcessingUnit，即CPU）是计算机硬件系统的核心部件，控制和指挥着整个计算机系统的工作，是采用大规模或超大规模集成电路技术做成的半导体芯片。CPU由控制器、运算器和寄存器组三个基本部分组成。

3.1微处理器的概述

.下页总目录.上页本章首页.3.1.1CPU的基本概念和组成3.1微处理器的概述461.控制器控制器是整个计算机系统的控制指挥中心。它主要由以下几部分组成：（1）程序计数器PC。（2）指令寄存器IR。（3）指令译码器ID。（4）地址形成部件。（5）可编程逻辑阵列PLA。（6）时序部件。.下页总目录.上页本章首页.1.控制器控制器是整个计算机系统的控制指挥中心472.运算器（1）累加器。（2）加法器。（3）寄存器组。.下页总目录.上页本章首页.2.运算器（1）累加器。.下页总目录.上页本章首页.483.寄存器组寄存器组用来存储控制器和运算器工作过程中的数据、中间结果和一些运算结果的状态标志。它主要分为通用寄存器和专用寄存器两大类。地址寄存器AR数据缓冲寄存器DR标志寄存器FLAGS.下页总目录.上页本章首页.3.寄存器组寄存器组用来存储控制器和运算器工493.1.2CPU的主要技术参数

1.位、字节和字长2.主频3.外频4.倍频系数5.前端总线（FSB）频率6.高速缓冲存储器（Cache)

.下页总目录.上页本章首页.3.1.2CPU的主要技术参数1.位、字节和字503.1.3CPU主流技术术语浅析

1.流水线技术2.超流水线技术3.超标量技术4.乱序执行技术5.分枝预测和推测执行技术6.指令集:X86指令集,CISC指令集,RISC指令集7.CPU扩展指令集8.CPU内核和I/O工作电压9.IA-32、IA-64架构10.封装形式.下页总目录.上页本章首页.3.1.3CPU主流技术术语浅析1.流水线技术513.28086/8088微处理器

1.8086的内部结构框图

2.8086的系统组成

3.8086的工作模式和引脚功能

4.8086的总线时序

.下页总目录.上页本章首页.3.28086/8088微处理器1.8086的523.2.18086的内部结构框图.下页总目录.上页本章首页.3.2.18086的内部结构框图.下页总目录.上页本章533.2.28086的系统组成8086的系统由执行单元EU和总线接口单元BIU组成。执行单元EU包括8个16位通用寄存器、暂存寄存器、算术逻辑单元ALU和标志寄存器。负责全部指令的译码执行和数据运算，负责向总线接口单元BIU提供偏移地址，对通用寄存器和标志寄存器进行管理。总线接口单元BIU包括段寄存器CS，SS，DS，ES和指令寄存器IP、通信寄存器、指令队列和产生物理地址的加法器∑。负责管理系统总线和指令队列。CPU所有的对外操作都是由BIU完成的，包括预取指令到指令队列、访问内存或外设中的操作数、响应外部的中断请求和总线请求，等等。

.下页总目录.上页本章首页.3.2.28086的系统组成8086的系统由执行单543.2.38086的工作模式1.最小工作模式最小工作模式是指系统中只有一个微处理器，即8086，系统的控制信号由其直接产生。2.最大工作模式 最大工作模式又称多处理器系统，系统中存在两个或两个以上的微处理器，这时，系统的控制信号大部分由与之配合的总线控制器芯片8288产生。.下页总目录.上页本章首页.3.2.38086的工作模式1.最小工作模式.下553.2.48086的总线时序CPU的各种操作是在其内部系统时钟CLK的控制下严格定时的。时钟周期：是CPU的基本时间计量单位，由CPU的主频决定，如8086的主频为5MHz，则1个时钟周期就是200ns。一个时钟周期又称为一个T状态。

8086时钟周期.下页总目录.上页本章首页.3.2.48086的总线时序CPU的各种操作是在其56总线周期（机器周期）：CPU从存储器或I/O端口存取一个字节所需的时间。8086CPU基本的总线周期由4个时钟周期组成，因此基本总线周期用T1、T2、T3、T4表示。8086的总线周期如下图所示。

3.2.48086的总线时序T1T2T3T4T1T2总线周期总线周期Ú.下页总目录.上页本章首页.总线周期（机器周期）：CPU从存储器或I/O端口存取一个字节57指令周期：CPU执行一条指令所需要的时间。由若干个机器周期组成。8086CPU在与存储器或I/O端口交换数据时需要启动一个总线周期。按照数据的传送方向来分，总线周期可分为读总线周期（CPU从存储器或I/O端口读取数据）和写总线周期（CPU将数据写入存储器或I/O端口）。

3.2.48086的总线时序.下页总目录.上页本章首页.指令周期：CPU执行一条指令所需要的时间。由若干个机器周期组583.2.48086的总线时序读总线周期一个存储器的读周期由4个T状态组成。在T1状态，CPU把要读的存储单元或I/O端口的地址放到地址总线上。在T3、T4状态期间，CPU从总线上接收数据。T2状态时总线浮空，允许CPU有个缓冲时间把输出地址的写方式转换成输入数据的读方式。

.下页总目录.上页本章首页.3.2.48086的总线时序读总线周期.下页总目录.上593.2.48086的总线时序写总线周期一个存储器的写周期也由4个T状态组成。在T1状态时CPU把要写的存储单元或I/O端口的地址放到地址总线上。在T2、T3、T4状态期间，CPU把数据送到总线上，并写入存储单元或I/O端口。

.下页总目录.上页本章首页.3.2.48086的总线时序写总线周期.下页总目录.上603.38086指令系统

1.指令的格式2.寻址方式3.8086的指令系统的分类4.指令的执行方式.下页总目录.上页本章首页.3.38086指令系统1.指令的格式.下页总目录613.3.1指令的格式指令是由操作码和地址码（操作数）两部分组成的:操作码表示该条指令的功能，如：加、减、传送数据等。地址码（操作数）表示执行该指令时所需要的数据或所需数据存放的地址及执行结果的存放地址。根据指令中所含地址码的个数，可分为：零地址指令、二地址指令、三地址指令。

3.3.2寻址方式8086微处理器的寻址方式:立即数寻址、寄存器寻址、存储器直接寻址、存储器变址寻址、存储器基址寻址

.下页总目录.上页本章首页.3.3.1指令的格式指令是由操作码和地址码（操作数621.立即数寻址立即数寻址方式所提供的操作数直接包含在指令中，作为指令的一部分紧跟在操作码之后。这种操作数称为立即数。例如：MOVAL，10其中10就是立即数。立即数可以是８位的，也可以是16位的。如果是16位数，则高位字节存放在高地址存储单元中，低位字节存放在低地址存储单元中。例如：MOVBL，80H

MOVAX，1090H.下页总目录.上页本章首页.1.立即数寻址立即数寻址方式所提供的操作数直接包含在指632.寄存器寻址寄存器寻址方式的操作数存放在指令规定的寄存器中，寄存器的名字在指令中指出。如果(DL)=50H，(BX)=1234H，则指令执行情况如下图所示。执行结果为：(CL)=50H，(AX)=1234H。50HCLDLAX12H34HBX.下页总目录.上页本章首页.2.寄存器寻址寄存器寻址方式的操作数存放在指令规定的寄643.存储器直接寻址在存储器直接寻址方式中，实际的操作数存放在存储单元中，指令中操作码后面给出的是一个偏移地址，也称有效地址EA。这个有效地址要与存放在数据段寄存器DS中的内容相加，才能得到操作数在内存单元中的物理地址。例如：MOVAL，[1032H][1032H]就是一个有效地址EA。假设数据段寄存器(DS)=2000H，则操作数的内存单元地址为：.下页总目录.上页本章首页.3.存储器直接寻址在存储器直接寻址方式中，实际的操作65(DS)×10H+EA=20000H+1032H=21032H结果为：(AL)=58H。指令的执行情况如下图：3.存储器直接寻址

AL操作码32H10H存储器…58H20000H…21032H20000H1032H21032H+代码段数据段DS.下页总目录.上页本章首页.3.存储器直接寻址AL操作码32H10H存储器…58H2664.存储器变址寻址

实际的操作数存放在存储单元中，指令中操作码后面给出的不是有效地址EA，而是有效地址EA的存放地址确——变址寄存器（SI、DI）。实际寻址时，要首先到变址寄存器（SI、DI）中找到有效地址EA，然后再与数据段寄存器DS中的内容相加，才能得到操作数在内存单元中的物理地址。例如：MOVAX，[SI]设(DS)=3000H，(SI)=2000H，则操作数的内存单元地址为：(DS)×10H+(SI)=30000H+2000H=32000H

指令的执行情况如下图。结果为：(AX)=4532H。.下页总目录.上页本章首页.4.存储器变址寻址实际的操作数存放在存储单元中，指令67存储器…32H45H30000H32000HAX(DS)×10H=30000H(SI)=2000H32000H存储器变址寻址.下页总目录.上页本章首页.存储器…32H45H30000H32000HAX(DS)×1685.存储器基址寻址

有效地址EA存放在基址寄存器(BX)中的寻址方式，称为存储器基址寻址。实际寻址时，要首先到基址寄存器(BX)中找到有效地址EA，然后再与数据段寄存器DS中的内容相加，才能得到操作数在内存单元的物理地址。

例如：MOVAX，[BX]设(DS)=3000H，(BX)=1200H，则操作数的内存单元地址为：(DS)×10H+(BX)=30000H+1200H=31200H指令的执行情况如下图所示。.下页总目录.上页本章首页.5.存储器基址寻址有效地址EA存放在基址寄存器(BX69存储器…30H25H30000H31200HAX(DS)×10H=30000H(BX)=1200H31200H存储器基址寻址.下页总目录.上页本章首页.存储器…30H25H30000H31200HAX(DS)×1703.3.38086的指令系统的分类1.数据传送类指令2.算术运算类3.逻辑运算与移位类4.串操作类5.控制转移类6.处理器类.下页总目录.上页本章首页.3.3.38086的指令系统的分类1.数据传送类指令711.顺序执行方式这是最简单的指令执行方式。CPU执行完一条指令后，再接着执行下一条指令，直到程序执行完毕。这种方式控制简单，但是速度慢，而且严重浪费CPU的资源。

3.3.4指令的执行方式

.下页总目录.上页本章首页.1.顺序执行方式这是最简单的指令执行方式。CPU执行完722.重叠执行方式前一条指令和后一条指令的执行在时间上有重叠部分。即在分析第一条指令的同时，系统可以去取第二条指令。第一条指令的执行、第二条指令的分析和第三条指令的取指可以同时进行。因为这些操作是由不同部件执行的，所以可同时进行。

.下页总目录.上页本章首页.2.重叠执行方式前一条指令和后一条指令的执行在时间733.流水线执行方式

这种方式是把指令的执行过程分为若干个子过程，分别由不同的硬件去执行。

.下页总目录.上页本章首页.3.流水线执行方式这种方式是把指令的执行过程分为若干个743.4飞速发展的CPU

1.辉煌的历程

2.当前主流CPUIntel公司的产品AMD公司的产品3.CPU的发展趋势双核心处理器技术新型材料技术的应用我国CPU技术的发展.下页总目录.上页本章首页.3.4飞速发展的CPU1.辉煌的历程.下页总目75第4章主存储器.下页本章首页.总目录.上页第4章主存储器.下页本章首页.总目录.上页764.1存储器的概念、分类和要素4.1.1存储器简介存储器是计算机中存储信息的部件，它可以把需要CPU处理的程序和原始数据存储起来，从而使得计算机具有记忆功能，能够自动的完成任务而不需要人工干预。.下页总目录.上页本章首页.4.1存储器的概念、分类和要素.下页总目录.上页本章首页.77微型计算机内存的通常结构

.下页总目录.上页本章首页.微型计算机内存的通常结构.下页总目录.上页本章首页.784.1.2存储器分类半导体存储器的分类方法有很多种，如下图所示。按存取方式分，有随机读写存储器（RAM）和只读存储器（ROM）；按器件原理分，有双极型存储器和MOS型存储器；按存取原理分，有静态存储器（SRAM）和动态存储器（DRAM）；按信息传送方式分，有并行（字长的所有位同时存取）存储器和串行（一位一位存取）存储器。

半导体存储器的分类.下页总目录.上页本章首页.4.1.2存储器分类半导体存储器的分类.下页总目录.上791.随机读写存储器RAM

随机存储器可以进行读出和写入两种操作，是易失性的存储器，即它所保存的信息在断电时会消失。根据存储元件在运行中能否长时间保留信息，随机存储器可分为静态存储器（SRAM）和动态存储器（DRAM）。.下页总目录.上页本章首页.1.随机读写存储器RAM.下页总目录.上页本章首页80在上图中，T1和T2是工作管，T3和T4分别作为T1和T2的负载电阻，T1～T4组成两个反相器，两反相器是交叉耦合连接的，它们构成一个触发器。T5、T6是读、写操作的控制门，它们的栅极和字选择线相连，和它们相连的另外两条线是位线，用来传送读、写信号。我们把T1导通而T2截止时的状态称为“1”。相反的状态称为“0”。

MOS静态存储器的存储单元

⑴静态存储器（SRAM）。①静态MOS型基本存储单元电路。.下页总目录.上页本章首页.在上图中，T1和T2是工作管，T3和T4分别作81②存储单元的读操作。将字选择线置高电位，选中单元。根据两条位线中的哪条有负脉冲来“读”出触发器的状态是“1”还是“0”。③存储的单元的写操作。写入时，只要向位线1和位线2中的一个送高电位，一个送低电位，迫使触发器的状态发生变化，从而把信息写入到单元中。④MOS静态存储器结构。下图是用上图所示的存储单元组成的16Ⅹ1位静态存储器的结构图。16个存储单元排成4Ⅹ4矩阵。写入电路和读出电路都经T7,T8和单元的位线1，2相连。16个存储单元，故地址线要4根，A0,A1驱动X译码器，A2，A3驱动Y译码器。X译码器的每个输出与一条字选择线向连，Y译码器的每个输出（列线）与每一列的T7，T8相连。字线和列线相交的单元即被选中。当字选择线把某单元的T5，T6打开，同时列选择线将该单元T7，T8打开，则该单元被选中。如果写允许信号WE=0,电路执行写操作，数据DIN经T7，T8及T5，T6写入单元，如果WE=1，电路执行读操作，单元的状态经位线1，2和T7，T8传至读放。.下页总目录.上页本章首页.②存储单元的读操作。将字选择线置高电位，选中单82

MOS静态存储器结构图.下页总目录.上页本章首页.MOS静态存储器结构图.下页总目录.上页本章首页.83⑤SRAM芯片实例。常用的典型SRAM芯片有6116、6264、62256等。Intel6116管脚框图如右图所示。6116容量为2K×8位，有2048个存储单元，共有11根地址线(A0～A10)，其中7根用于行地址线输入，4根用于列地址线输入，形成128×16存储单元阵列。因为每条列线控制8位，所以有16384个存储体，形成了128×128个存储体阵列。6116有三条控制线：片选CS，输出允许OE和读写控制WE。其工作过程如下：当片选处于无效状态（CS＝“1”）时，输入输出三态门呈高阻状态，存储器芯片与系统总线“隔离”，不进行读/写操作。当进行写入时，地址输入线A0～A10送入的地址信号经地址译码器送到行、列地址译码器，经行、列译码器后选中一个存储单元(其中有8个存储体)，CS=0，OE=1，WE=0，打开输入三态门，从D0～D7端输入的数据经三态门和输入数据控制电路送到I/O电路，从而写到存储单元的8个存储位中。当进行读出操作时，地址选择某一存储单元的方法和写入是相同，不过这时CS=0，OE＝0，WE=1，打开输出三态门，被选中单元的8位数据经I/O电路和三态门送到D0～D7输出。6116引脚.下页总目录.上页本章首页.⑤SRAM芯片实例。常用的典型SRAM芯84

⑵动态随机存储器（DRAM）

①存储原理和基本存储电路。DRAM是利用MOS管的栅极对其衬底间的分布电容来保存信息，依据储存电荷的多少，即电容的高低来表示“1”和“0”。如下图所示。

.下页总目录.上页本章首页.⑵动态随机存储器（DRAM）.下页总目录.上页本章85

三管动态RAM基本存储电路.下页总目录.上页本章首页.三管动态RAM基本存储电路.下页总目录.上页本章86②动态随机存储器的刷新。如下图所示。DRAM刷新电路②动态随机存储器的刷新。如下图所示。DRAM刷新电路87

DRAM芯片2164A的容量为64K×1位，即片内有65536个存储单元，每个单元只有一位数据，若用8片2164A可构成64KB的存储器，必须用16条地址线。由于DRAM的容量一般都较人，因此，地址线也较多，为了减少地址线的引脚数量，将地址线分为行地址线和列地址线，且分时工作，即DRAM地址引脚先用作行地址线，再用作列地址线，或次序相反，这在后来各种相继的DRAM产品中都是这样分配地址线的。这样，2l64A对外部最少可以只有8条地址线。③典型的DRAM。为了简单起见，我们以早期的一种典型的DRAMIntel2164A为例对DRAM芯片进行介绍。尽管这种芯片已经极少使用，但对其内部结构，2164A仍具有典型性其引脚，如下图所示。2164A引脚

.下页总目录.上页本章首页.DRAM芯片2164A的容量为64K×1位，即片内有655882164A内部结构示意图

.下页总目录.上页本章首页.2164A内部结构示意图.下页总目录.上页本章首页.89

2.只读存储器

只读存储器（ROM）一旦存有信息,就不能轻易加以改变,即使在断电后也不会丢失,是只供读出的存储器。⑴掩膜ROM（MaskedROM）。存储器的内容是由制造厂家在生产过程中按用户要求写入的，用户不可修改。下图是一个简单的4×4位MOS型ROM，采用单向译码结构(还有一种为复合译码结构，包括行译码和列译码)，两位地址线A1、A0译码后可译出四种状态，输出4条选择线，可分别选中4个单元，各单元输出应着的D3～Do。.下页总目录.上页本章首页.2.只读存储器.下页总目录.上页本章首页.90

掩膜ROM示意图

.下页总目录.上页本章首页.掩膜ROM示意图.下页总目录91掩膜式ROM存储矩阵的内容如下表所示⑵可编程ROM(ProgrammableROM)。PROM中的信息是用户自己根据需要写入的，但一经写入，就不能修改。常见的熔丝式PROM是以熔丝的接通和断开来表示所存的信息为“1”或“0”。刚出厂时，所有的熔丝都是接通的，使用前，用户可以根据自己的信息来断开相应的熔丝，即完成写入操作。显然，熔丝一旦断开就不能再接通了，故用户只能写入一次。掩膜式ROM存储矩阵的内容如下表所示⑵可编程RO92

⑶可擦除可编程ROM（ErasableProgrammablROM,EPROM）。

EPROM可由用户自行写入程序和数据，当EPROM中的信息需要修改时，先将其全部内容擦除，然后再编程重新写入。EPROM芯片封装上方有一个石英玻璃窗口，擦除时，只要将器件从电路上取下，用紫外线照射这个窗口，就可擦除全部信息。⑷电可擦除可编程ROM（ElectricallyErasableProgrammableROM,EEPROM）。可用电信号进行清除和改写存储器中内容，芯片在不离开插件板便可进行擦除和改写操作，使用方便。但重复改写的次数有限制，一般为10万次。同EPROM不同的是,EEPROM可以擦除部分内容。⑸两种新的非易失性半导体存储器。①FlashMemoryFlashMemory(闪速存储器)。②MRAM（MagneticRAM）磁性RAM。.下页总目录.上页本章首页.⑶可擦除可编程ROM（ErasablePr934.1.3选择存储器的考虑因素⒈位容量用大规模集成电路构成的半导体存储器常用位容量来表示存储功能。⒉

功耗

功耗在用电池供电的系统（比如用于野外工作的微型机系统）中是非常重要的问题。功耗和速度是成正比的，所以，既达到低功耗又得到高速度是很困难很不经济的。⒊

速度

存储器的速度是用两个时间参数来衡量的，一个是“存取时间”（AccessTime）TA，是从启动一次存储器操作到完成该操作所经历的时间；另一个是“存储周期”（MemoryCycle）TMC,是指连续启动两次独立的存储器操作所需间隔的最小时间。⒋

可靠性

存储器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障间隔时间)来表示，MTBF越长，可靠性越高。⒌性能价格比存储器的价格主要由两个方面决定，一是存储器本身的价格，二是存储器模块中附加电路的价格。

.下页总目录.上页本章首页.4.1.3选择存储器的考虑因素.下页总目录.上页944.2CPU与存储器的连接

4.2.1CPU与存储器连接应注意的问题⒈CPU总线的负载能力⒉存储器的组织、地址分配与片选问题⒊CPU的时序与存储器的存取速度的配合.下页总目录.上页本章首页.4.2CPU与存储器的连接4.2.1CPU与存储95⒈片选信号的产生方式片选信号是由高位地址线产生的，以实现片间寻址。地址线分为高位地址线和低位地址线。低位地址线直接连接到存储器芯片的地址引脚,低位地址线的根数等于芯片地址引脚数。（1）线选方式（线选法）。线选法就是用某根高位地址线直接接到存储芯片的片选端作为片选信号线，当该地址线信号为0或1时，就选中该存储芯片，然后再依靠低位地址线对其进行片内寻址。地址不唯一。（2）局部译码选择方式（部分译码法）。部分译码选择方式又称部分译码方式，只用部分高位地址线参与译码，来提供存储器的片选信号，其余的高位地址不参加译码。地址重叠，扩充受限制。（3）全局译码选择方式（全译码法）。全局译码选择方式中所有高位地址线都参与译码，由全部高位地址通过地址译码器进行译码后，产生片选信号。4.2.2存储器片选信号的产生方式和译码电路.下页总目录.上页本章首页.4.2.2存储器片选信号的产生方式和译码电路.下页总目录.96⒉地址译码电路CPU要对存储单元进行读写,首先要选择存储器芯片,即进行“片选”，然后在被选中的芯片中选择所要读写的存储单元，即进行“字选”——选择存储字。片选是通过地址译码方法来实现的。74LS138经常用来作为存储器的译码电路。它有G1、G2A、G2B三根片选输入端，A、B、C三根二进制码输入端，Y0～Y7八根译码状态输出端。右图是它的引脚图。74LS138的工作条件为G1=1，G2A=G2B=0。因为根据规定，CS端为低电平时表示选中该存储器，所以译码器输出也是低电平有效。当不满足译码条件时，74LS138输出全为高电平，相当于芯片没有工作。下表是当74LS138工作时的真值表。74LS138引脚图

.下页总目录.上页本章首页.⒉地址译码电路74LS138引脚图.下页总974.2.3CPU与存储器的连接⒈1KBRAM与CPU的连接(1)计算出所需的芯片数。1KBRAM是指1024×8位的容量，前面的1024表示1K，后面的8表示所连的微处理器的数据总线。因此对于1024×1位、128×8位和256×4位芯片，都需要8片才能构成1KBRAM。(2)构成数据总线所需的位数和系统所需的容量。按照要求，如果要组成1K×8位RAM，可采用的1024×1位的芯片，也可以采用256×4的芯片，两种芯片与CPU的连接方式分别如下两张图所示。

.下页总目录.上页本章首页.用1024×1位芯片组成1KRAM的方框图

4.2.3CPU与存储器的连接.下页总目录.上页本章首页.98用256×4位芯片组成1KRAM的方框图

.下页总目录.上页本章首页.

对比两种结构，从负载的角度来看，后一种方法没有前一种好。另外，后一种结构中，每一片的地址和数据引脚多，封装引线也就多，制作工艺的要求高，从而成本也较高。所以，在容量较大的存储器中，通常采用一片一位的结构方式。(3)控制线，数据线，地址线对应相连。对于控制线来说，将读／写等信号线对应相连即可；数据线对应相连，如果CPU驱动能力不够，应加上相应的驱动器。下面给出了一个地址线的连接较为复杂的例子(4KRAM的连接)。用256×4位芯片组成1KRAM的方框图.下页99

⒉4KBRAM的连接按照上面所介绍的步骡，采用Intel21141K×4位的芯片，构成一个4KBRAM系统。(1)计算出所需的芯片数。由于每一片为1024×4位，所以组成4KBRAM存储系统需要8片Intel2114。(2)构成数据总线所需的位数和系统所需的容量。Intel2114是1024×4位,每块芯片有10条地址线和4条数据线，一个读写控制端WE和片选CS端，为了满足微处理器的数据总线为八位的要求，需要每两块芯片的数据端并联以构成八位数据线，整个存储区便分为四页，每页1KB，因此CPU的A0～A9直接与存储器的A0～A9相连，其他的地址选择线根据需要将采取不同的方式形成片选信号，与存储器的片选CS相连。(3)控制线，数据线，地址线的连接。CPU的地址和数据总线及存储器与各种外部设备相连，只有在CPU发出的IO／M信号为低电平时，才能与存储器交换信息。所以要求IO／M与地址信号一起组成片选信号。.下页总目录.上页本章首页.⒉4KBRAM的连接.下页总目录.上页本章首页.100（1）线选方式在系统RAM为4K的情况下，为了区分不同的四组，可以用A10～A15中的任何一位来控制某—组的片选端，例如用A10来进行控制第一组的片选端，用A11来进行控制第二组的片选端，用A12来控制第三组的片选端，用A13来控制第四组的片选端，如下图所示。

用2114芯片组成4KRAM线选方式结构图

.下页总目录.上页本章首页.（1）线选方式用2114芯片组成4KRAM线101②局部译码选择方式

①线选方式

用2114芯片组成4KRAM局部译码方式结构图

（2）局部译码法.下页总目录.上页本章首页.②局部译码选择方式

①线选方式

用2114芯片102（3）全局译码法

用2114芯片组成4KRAM全局译码方式结构图

.下页总目录.上页本章首页.（3）全局译码法用2114芯片组成4K1034.3.1存储空间的分配⒈基本ROM存储空间的最后256KB是系统ROM区，这个区域里安装的存储器都是只读存储器(ROM)，其中最后64KB的存储器是基本系统ROM区。⒉扩展ROM在256KBROM的前192KB的区域是适配卡的ROM，这192KB的ROM都在系统的I／0扩展通道内，称为扩展ROM。⒊保留RAM地址为A0000H～BFFFFH的128KB存储空间是系统保留作为字符/图形的显示缓冲区域

IBMPC/XT存储空间的分配

⒋用户RAM在存储空间的低区即0～640KB（地址为00000H～9FFFFH）的存储区域是PC/XT的读写存储器(RAM)区，每一个存储单元放一个字节的数据，它是可以读出也可以写入的，这个区域是用户存储器的主要工作区域(系统程序要占有使用一部分空间)。4.3IBM-PC/XT中的存储器、扩展存储器及其管理.下页总目录.上页本章首页.4.3.1存储空间的分配IBMPC/XT存104计算机系统在上电后能够自动启动，是因为在ROM中存放着初始化程序和引导程序，计算机启动时能够自动执行这些程序。从图4-17中可以看出IBMPC/XT一般在系统板上安装40KB的ROM，它们占用存储器的最高端地址(F6000H～FFFFFH)。系统板上的ROM电路如下图所示。系统板上ROM电路图

4.3.2ROM子系统.下页总目录.上页本章首页.

系统板上有两块ROM芯片，一个是8KB芯片，内装固化的BASIC程序中的前8KB程序，地址为F6000H～F7FFFH；另一个是32KB的芯片，地址范围为F8000H～FFFFFH，内装固化的BASIC程序中的后24KB程序，剩下的8KB空间是BIOS。计算机系统在上电后能够自动启动，是因为在ROM中存放着初始化1054.3.3RAM子系统IBM-PC/XT的读写存储器子系统的组成框图如下图所示。它由RAM芯片组，片选译码器，数据收发器，地址多路器，DRAM刷新逻辑以及奇偶校验逻辑组成。片选译码电路用来产生RAS和CAS以及控制地址多路器的选通。IBM-PC/XT的RAM子系统的组成框图

.下页总目录.上页本章首页.4.3.3RAM子系统IBM-PC/XT1064.3.4寻址范围各种类型的PC机由于地址线的数目的不同，其寻址能力也不同。我们把地址范围为：00000H～9FFFFH的640KB内存叫做主存储器，而把A0000H～FFFFFH的384KB的内存叫内存保留区，留给视频适配器和ROM-BIOS使用。地址在100000H以上的存储器称为扩展存储器(ExtendedMemory)，也叫XMS，它是用来访问基本的1MB以外的内存空间，采用线性内存寻址，直接对1MB以外内存进行数据存取。另外一种使用1MB之上内存的方法叫做扩充内存(ExpandedMemory)。这种方法要求安装1个符合EMS〔扩充内存规范〕的扩充内存管理程序。扩展内存和扩允内存的区别，在于它们采用的管理内存的方法充个不同，分别按照XMS和EMS2个规范进行。在存储器的工作方式上，扩展内存使用的是保护方式，而扩充内存使用的仍然是实方式(下节内容介绍)。在程序要求必须使用扩充内存时，可以在安装HIMEM.SYS的命令后面，加上DEVICE=EMM386.EXE命令,用扩展内存来模拟扩允内存。

.下页总目录.上页本章首页.4.3.4寻址范围.下页总目录.上页本章首页.1074.3.5存储器的管理80386，80486微处理器支持三种工作方式：实地址方式、虚地址保护方式和v86方式，而80286只有两种工作方式，8088／8086只有实地址方式。⒈实地址方式实地址方式是80286～80486最基本的工作方式，寻址范围只能在1MB范围内。采用存储器地址分段的方法，将地址空间被划分成多个段，每个段最大为64KB。段内的地址可以用16位表示，称为偏移地址，每个段的首地址称为段地址或段基地址。20位的物理地址是由段地址左移4位再加上偏移地址形成。⒉虚地址保护方式虚拟存储器地址是一种概念性的逻辑地址，并非实际物理地址。虚拟存储系统是在存储体系层次结构(即辅存一内存一高速缓存)基础上，通过存储管理部件MMU，进行虚拟地址到实际的物理地址的自动转换而实现的，但是它的好处是对每个编程者是透明的且编址空间很大。广泛使用的是分段和分页管理。其工作过程如下图所示。.下页总目录.上页本章首页.4.3.5存储器的管理.下页总目录.上页本章首页.108虚拟存储器工作过程示意图虚拟存储器工作过程示意图109当应用程序访问虚拟存储器时，必须给出逻辑地址(虚地址)。首先进行内部地址变换①，如果要访问的信息在主存中(也就是内部地址变换成功)，则根据变换所得到的物理地址访问主存储器②；如果内部地址变换失败，则要根据逻辑地址进行外部地址变换，得到辅存地址③。与此同时，还需检查主存中是否有空闲区④，如果没有，就要根据替换算法，把主存中暂时不用的某块信息通过I/O机构调出，送往辅存，再把由③得到的辅存地址中的块送往主存④；如果主存中有空闲区域，则直接把辅存