第三章 半导体

第三章半导体2023/9/81第1页，课件共21页，创作于2023年2月第3章集成电路中的无源元件集成电阻器集成电容器2023/9/82第2页，课件共21页，创作于2023年2月集成电路中的无源元件一般集成电路中使用的无源元件:电阻、电容常见的无源元件有电阻、电容、电感2023/9/83第3页，课件共21页，创作于2023年2月集成电路中的无源元件1电阻wdL2023/9/84第4页，课件共21页，创作于2023年2月常用集成电阻器基区扩散电阻发射区扩散电阻、埋层扩散电阻基区沟道电阻、外延层电阻离子注入电阻多晶硅电阻、MOS电阻2023/9/85第5页，课件共21页，创作于2023年2月氧化膜pnP型扩散层（电阻）基区扩散电阻2023/9/86第6页，课件共21页，创作于2023年2月氧化膜pnnP型扩散层（电阻）基区扩散电阻（Rs=100-200/)Rs为基区扩散的薄层电阻L、W为电阻器的长度和宽度端头修正拐角修正因子横向扩散修正因子薄层电阻值Rs的修正小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形对大阻值电阻可采用折叠图形VCCLw第7页，课件共21页，创作于2023年2月2023/9/88第8页，课件共21页，创作于2023年2月氧化膜pnP型扩散层（电阻）基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流取三者中的最大者第9页，课件共21页，创作于2023年2月氧化膜p5~10%如果L>>W,可以忽略不记第10页，课件共21页，创作于2023年2月如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,2023/9/811第11页，课件共21页，创作于2023年2月2023/9/812第12页，课件共21页，创作于2023年2月氧化膜pnn耗尽层（反向偏压）夹层电阻区域夹层电阻（RF=2-10K/)n+nN型扩散层基区沟道电阻2023/9/813第13页，课件共21页，创作于2023年2月SiSiO2LeffLW多晶硅电阻2023/9/814第14页，课件共21页，创作于2023年2月集成电路中的无源元件2电容导电层绝缘层2023/9/815第15页，课件共21页，创作于2023年2月氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-epitox=100nm时，CA=3.45e-4pF/um230pF需约0.1mm2特点：1.单位面积电容值较小2.击穿电压BV较高（大于50V）隔离槽N＋BV＝EBtox绝缘层的击穿电场强度（5～10）×106V/cm第16页，课件共21页，创作于2023年2月n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中常用的电容大电容结构2023/9/817第17页，课件共21页，创作于2023年2月一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：

＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：

＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。半导体的导电能力随所含的微量杂质而发生显著变化2023/9/818第18页，课件共21页，创作于2023年2月N型半导体与P型半导体N型半导体P型半导体施主杂质受主杂质2023/9/819第19页，课件共21页，创作于2023年2月半导体材料的导电率电子以速度Vd移动则有:由式(1)、式（2）可得电子浓度电子迁移率要改变半导体材料的电导率改变n0E2023/9/820第20页，课件共21页，创作于2023年2月作