计算机组成原理练习(4)答案

1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.计算机组成原理练习4单项选择题某机字长8位，采用补码形式（其中1位符号位），则机器数所能表示的范围是 A. -127〜127 B. -128〜+128 C. -128〜+127 D. T28〜+128在 计算机系统中，外设可以和主存储器单元统一编址，因此可不使用I/O指令单总线 B.双总线 C.三总线 D.以上三种总线在底数为2而尾数是补码的浮点数表示中，下列符合规格化要求的是（）。0.0000110X20 B. 0.0100011X2-2 C. 1.0100011X2-4 D. 1.1100110X21中断向量可提供 。被选中设备的地址 B.传送数据的起始地址C.中断服务程序入口地址 D.主程序的断点地址Cache的地址映象中 比较多的采用“按内容寻址”的相联存储器来实现。直接映象 B.全相联映象 C.组相联映象D.以上都有总线的异步通信方式 。不采用时钟信号，只采用握手信号既采用时钟信号，又采用握手信号；既不采用时钟信号，又不采用握手信号；采用时钟信号，不采用握手信号。在磁盘存储器中，查找时间是 。使磁头移动到要找的柱面上所需的时间在磁道上找到要找的扇区所需的时间；在扇区中找到要找的数据所需的时间；以上都不对。在控制器的控制信号中，相容的信号是_ 的信号。A.可以相互替代B.可以相继出现C.可以同时出现D.不可以同时出现计算机操作的最小单位时间是 。A.时钟周期 B.指令周期C.CPU周期D.执行周期CPU不包括 。A.地址寄存器 B.指令寄存器C.地址译码器D.通用寄存器寻址便于处理数组问题。A.间接寻址 B.变址寻址C.相对寻址D.立即寻址设寄存器内容为10000000，若它等于0，则为 。A.原码 B.补码C.反码D.移码若一个8比特组成的字符至少需10个比特来传送，这是 传送方式。A.同步 B.异步C.并联D.混合在程序的执行过程中，Cache与主存的地址映象是由（）。用户程序调度的 B.操作系统管理的C.由用户程序和操作系统共同完成的 D.硬件自动完成的寻址对于实现程序浮动提供了较好的支持。

16.17.18.19.20.21.22.23.24.25.26.间接寻址 B.变址寻址 C.相对寻址 D.直接寻址超标量技术是 。缩短原来流水线的处理器周期；在每个时钟周期内同时并发多条指令；把多条能并行操作的指令组合成一条具有多个操作码字段的指令；以上都不对。在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于 A.同步控制 B.异步控制 C.联合控制 D.局部控制下列 种说法有误差。任何二进制整数都可用十进制表示；任何二进制小数都可用十进制表示；任何十进制整数都可用二进制表示；任何十进制小数都可用二进制表示。当尾数运算发生溢出时，应 。A.向左规格化 B.向右规格化C.发出出错信息D.舍入处理在一地址格式的指令中，下列 是正确的。仅有一个操作数，其地址由指令的地址码提供；可能有一个操作数，也可能有两个操作数；一定有两个操作数，另一个是隐含的；指令的地址码字段存放的一定是操作码。在下列几种存储器中，CPU可直接访问的是（ ）。A.主存储器 B.硬盘 C.U盘 D.光盘主存和CPU之间增加高速缓冲存储器的目的是 。解决CPU和主存之间的速度匹配问题；扩大主存容量；既扩大主存容量，又提高了存取速度；扩大辅存容量。同步通信比异步通信具有较高的传输频率，这是因为（）。同步通信不需要应答信号；同步通信方式的总线长度较短；同步通信一个公共时钟信号进行同步同步通信中各部件存取时间比较短。中断向量可提供（）。A.中断向量可提供（）。A.被选中设备的地址；C.中断服务程序入口地址;传送数据的起始地址;主程序的断点地址。在中断周期中，将允许中断触发器置“0”的操作由（ ）完成。A.硬件 B.关中断指令C.开中断指令D.软件下列叙述中 是正确的。

控制器产生的所有控制信号称为微指令；微程序控制器比硬连线控制器更加灵活；微处理器的程序称为微程序；指令就是微指令。TOC\o"1-5"\h\zCPU中的译码器主要用于 。A.地址译码 B.指令译码选择多路数据至ALU； D.数据译码。直接寻址的无条件转移指令功能是将指令中的地址码送入 。A.PC B.地址寄存器C.累加器 D.ALUDMA方式的接口电路中有程序中断部件，其作用是 。A.实现数据传送 B.向CPU提出总线使用权C.向CPU提出传输结束 D.发中断请求下列器件中存取速度最快的是 。A.Cache B.主存 C.寄存器 D.辅存二、填空题浮点数表示中，当基数一定时，数据的范围由【丄】的位数据决定，数的精度由【2】的位数决定。有一机器字16位，其中操作码占4位。若采用二地址寻址，则每个地址位为【3】位，可直接寻址空间为【4】字节。零地址指令是不带【5】的机器指令，其操作数是由【6】提供的。一个分辨率为1024^768的CRT显示器，颜色为24位真彩，那么相应的显示缓存容量至少要达到【7】KB。有一机器字16位，其中操作码占4位。若采用三地址寻址，则每个地址位为【8】位，可直接寻址空间为【9】字节；若采用单地址寻址，则每个地址为【0】位，可直接寻址空间为【11】字节。十进制数132.75，转换成八进制数为【12】,十六进制数为【13】。总线判优控制分集中控制和【14】控制两种.常见的集中控制方式包括【15】、【16】、【17】三种。&若X补丸1101010,则X原=【^】。已知一个8位寄存器的数值为CAH，将该寄存器小循环（不带进位）左移一位后，结果为【19】H。已知字符“A”的ASCII码为1000001,在其前加上一个奇校验位后为【20】。【1】阶码 【2】尾数 【3】6 【4】64【5】地址码 【6】累加器（寄存器） 【7】2304KB 【8】6【9】64 【10】12 【11】4K 【12】205.6【13】85.C 【14】分散【15】链式查询方式【16】计数器定时控制方式【17】独立请求方式【18】1.0010110 【19】95 【20】11000001三、计算题1、 设浮点数字长为32位，欲表示±6万的十进制数，在保证数的最大精度条件下，除阶符、数符各取1位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？答：因为216=65536则±6万的十进制数需16位二进制数表示。

对于尾数为16位的浮点数，因16需用5位二进制数表示，即（16）10=（10000）2，故除阶符外，阶码至少取5位。为了保证数的最大精度，最终阶码取5位，尾数取32-1-1-5=25位。按这样分配，当阶码大于+31时，浮点数溢出，需中断处理。2、 设浮点数格式为：数符1位、阶符1位、阶码4位，用原码表示，尾数10位，用补码表示（格式见下图）。写出-互所对应的机器数（用十六进制表示，写出计算过1024程）。bit15 14131211109876543210数符阶符阶码尾 数答：-27/1024=-0.0000011011 =-0.11011X2-5数符:1阶符：1阶码:0101尾数:0010100000结果：D4A0H3．设机器数字长为8位（含1位符号位），用补码运算规则计算（包括计算步骤）。B=-T28四、问答题某机主存容量为4MX16位，且存储字长等于指令字长，若该机的指令系统具备85种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（1） 画出一地址指令格式并指出各字段的作用；（2） 该指令直接寻址的最大范围（十进制表示）；（3） 一次间址的寻址范围（十进制表示）；（4） 相对寻址的位移量（十进制表示）。在一个16位总线中，时钟频率为50MHz，总线数据传输周期为4个时钟周期，一个周期传输一个字，问：（1） 总线的数据传输率是多少？（2） 为了提高数据传输率，将总线的数据线改为32位，这时的数据传输率是多少？（3） 在（1）的情况下，将时钟频率加倍，问这时的数据传输率是多少？

答：（1）传输周期：T=4/50MHz=4x20x10-9=80x10-9S,

传输率：R=2B/T=2/80x10-9=25x106B/S,（2）传输率：R=4B/T=4/80x10-9=50x106B/S,（3）传输率：R=2*2/T=50x109=50x106B/S。3、设CPU内有下列部件:PC、IR、SP、AC、MAR、MDR和CU（见下图）,写出间接寻址的取数指令LDA@X在取指周期、间指周期、执行周期的微操作命令。CFU地址总銭存储黑CFU地址总銭存储黑IM控制£4、．为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点？5、软盘驱动器使用双面密度软盘，每面有80道，每道15扇区，每个扇区存储512B。已知磁盘转速为360转/分，假设找道时间为10—40ms，令写入38040B，平均需要多少时间？最长时间是多少？解：每道存储容量为：15X512B=7680B磁盘转速为：360转/分=6转/秒等待时间为：1/6X1000msX1/2=83.3ms写入一道数据需用（平均）：（10+40）/2+83.3=108.3ms写入一道数据需用（最多）：40+83.3=123.3ms写入数据所用道数：38040三7680=5（道）平均所需时间：108.3msX5=541.5ms最长时间:123.3msX5=616.5ms五、设计题设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效）用WR作读写控制信号（高电平为读，低电平