基于FPGA+DSP结构实现二次雷达处理机的设计

基于FPGA+DSP结构实现二次雷达处理机的设计二次雷达（SecondarySurveillanceRadar，SSR）目标识别系统能够通过发射特定的射频脉冲序列对装有应答机的目标进行“一问一答”式的询问，由应答机的应答脉冲码获得目标的高度、编号等信息。航管二次雷达常用的基本工作模式为传统的A/C模式和新近的S模式。A模式提供飞机的代码，C模式提供飞机的高度码。但是，传统的A/C模式存在一些技术缺陷，如多目标代码交织、重叠、多径反射，同步窜扰，异步干扰等。这在大型航空港等飞机非常密集的地方，时间不同步和混淆信号已经越来越严重，同时单脉冲二次雷达无法提供数据链路的服务。针对上述情况出现了一种新式的二次雷达--S模式二次雷达。S模式是一种先进的雷达询问系统，它建立在独立编址和选择性询问的基础上，能够解决在模式A/C中具有的信号干扰、有限的信息编码、幻影（garble）和异步应答（fruit）等问题，同时在数据链路方面也具有巨大的潜力。本文采用通行的FPGA+DSP结构，结构简单清晰，功能强大，成本相对较低，实现了3/A、C、二级S模式码发射;接收并处理三路射频信号，检测并正确提取AC码、S码及相应参数，;输出航管的A模式，C模式和S模式编码信号，并有较强的抗干扰能力。1二次雷达处理机基本性能要求二次雷达指标为：工作模式3/A、二级S模式功能，处理能力≥10000点/帧，同时≥900批/帧。抗异步串扰密度10000fruits/s;检测概率≥99%，虚警率1个/帧，解码有效率≥99%;具有接收旁瓣抑制和询问旁瓣抑制能力，可自适应反串扰和他站应答干扰;具有抑制反射假目标的能力。根据上面基本要求，二次雷达可以按任务分解为：解码、发射时序、点迹处理、通信四种功能。相对而言，FPGA易于处理大数据量的流水数据，不适于复杂算法的事务处理，开发调试困难。DSP功能强大、运算速度快、寻址灵活、通信能力强，易于开发;但有些功能仅DSP无法完成，必须有FPGA配合。这就要在FPGA和DSP之间合理分配任务。因此这里除了点迹由DSP处理外，其他都由FPGA来完成。系统结构如图1所示。FPGA完成三通道采样、下变频、AC码、S码检测提取，两片DSP分别完成AC码、S码点迹处理。FPGA同时完成与航迹管理机双向通信，及控制发射机的发射时序。系统接口一般有FIFO和双口RAM，前者适于顺序事务处理，但速度慢，而且需要加同步头，不适于DMA处理。这里全部采用FPGA内部的双口RAM，并且置为乒乓结构，这样可利用DMA高速处理大量数据。同时为了加快处理速度，DSP外总线全部采用同步方式。根据性能要求，为了同时装配4路AC码，专门设计了接口同时捕获4路信号，并顺序处理捕获的信号。2系统软件流程及功能从系统的性能及硬件结构可以看出，FPGA的任务相当复杂，要完成解码、发射及相应的通信功能。解码框图如图2所示，基本过程是下变频，幅度、相位校正，门限处理，再分别AC通道和S通道处理。FPGA除了完成解码、还要完成编码和时序控制功能，编码框图如3所示。由于航迹管理机有空中飞机的历史航迹，因此发射模式是由航迹管理机来配置的。航迹管理机根据历史航迹来确定某一方位的询问是全呼叫还是点名，并确定回答概率等参数。然后并将这些参数传入发射模式表。编解码根据方位读取相应参数，并产生相应编码脉冲。2.1编码主要系统软件流程及功能2.1.1下变频模块二次雷达要求和、差、控制三通道同步，因此系统中频放到了信号处理机，这样便于同步。系统中频是60MHz，采样80MHz，采样后，必须滤波并抽取。下变频一般用DDS模块，但DDS占用资源较大，这里I，Q通道各自只用了4个预置值。一般预置值I通道采用［1，0，-1，0］，Q通道采用［0，1，0，-1］。但这样遇到采样值是［1，0，-1，0］或［0，1，0，-1］时，一个通道输出是0.因此这里采用［22，-22，-22，22］，［22，22，-22，-22］，这样保证每一个通道都有输出值。但这样做会扩大了数据位数，直接截位会影响小信号检测。为了不影响小信号处理，必须在抽取滤波时加大数据位数，最后再截位处理。2.1.2求模与相角求模与相角采用cordic核，这样将I，Q数据转化为模与相角。表1是cordic核数据范围表，输入的I，Q的范围是［-1，1］。在cordic核中模与相角分别采用1QN、2QN表示形式，例如在幅度是用1QN表示的。假设cordic核的数据长度是10位，即幅度用1Q8表示中，因此1和-1表示为：同时来自AD的I，Q数据也是用补码表示的。假定AD数据长度也是10位，那么正数最大是29-1，即0111111111.这样就超过了cordic核的表示范围，因此cordic核的位数必须正确设置才能不损失动态范围。并且相位的范围是［-π，π］，补偿后相位必须归算到［-π，π］。2.1.3幅度与相角补偿一般通道校正可以在射频补偿，也可在I，Q通道补偿，但都是复数乘法补偿，必然有舍入损失。这里插入了log模块，将乘法简化为加法，因此直接在求模与相角后补偿相角，并在求log后补偿幅度。这样将乘性误差转化为加性误差，补偿精度比直接在I，Q通道补偿高很多，如图4所示。2.1.4AC通道处理AC通道在边沿检测、脉冲预处理、框架检测后提取AC码参数，并且进行去除幻影处理。幻影框架是因为不同框架脉冲交叠在一起，产生多个虚假的框架，从而产生多个虚假的应答，必须去除。单脉冲二次雷达目标信号处理去除幻影的基本思路是利用单脉冲二次雷达和、差通道的信号幅度信息来去除幻影框架。属于同一框架脉冲的AMP值应具有一致性，不具有AMP一致性的两个脉冲很可能属于不同的框架。并且通过以下步骤去除幻影：（1）可能的幻影框架判定根据完全重叠的定义，对所有收到框架中的F1和F2脉冲进行完全重叠判定。通过判断该F1，F2脉冲是否在另一个框架的F1后n×29±3（n=0，1，…，14）的位置上（系统时钟选20MHz）。即计算两个脉冲的距离值差，如果等于n×29±3（n=0，1，…，14），即为可能的幻影框架。（2）构成交叠关系的框架根据构成交叠关系的框架的定义，对于上步找到的n个可能的幻影框架，找出与每个框架Ai（1≤in）构成交叠关系的所有框架，即计算两个框架的距离值差，如果等于n×29±3（n=0，1，…，14），就是构成交叠关系的框架，假定有m个构成交叠的框架。（3）去除幻影根据判定幻影框架充分必要条件中的Σ，Δ值均具有一致性的原则，分别计算出每一个可能幻影框架Ai（1≤i≤n）的参考信号的Σ值，跟每个与之构成交叠关系的框架Bi（（1≤i≤m）的参考信号的Σ值之差，同时也计算出两者的Δ值之差。只要其中有一组的Σ值之差具有一致性，且Δ值之差也具有一致性，就将该框架作为幻影删除。这里去幻影是流水处理，为了处理方便将此算法放在FPGA内处理。2.1.5S通道处理S通道经过边沿检测，报头检测，计算参考值，DF认证，重触发，参数提取模块完成S模式应答信号的检测与提取［6-7］。S模式信号报头为8μs，并且数据可长达112μs，提取电路相对复杂。这里采用移位寄存器来提取码值。即检测到有效报头后，等数据脉冲部分到来后，再启动数据提取，将数据逐次打入。2.2编码主要流程及功能信号处理机还须进行编码发射时序处理，发射时序如图5所示。根据图3流程，航迹计算机来配置每一SCAN的发射模式及参数表。信号处理机来顺序读取每个脉冲的模式及相应参数，并据此来控制发射波形。这里模式仅分为三种，分别是00、01、02.如图5所示，00模式是AC模式，即AC交替模式，用于发射AC码。01模式是S和AC联合全呼叫模式，这样装有S模式和只装AC模式的飞机都能应答。02模式是点名呼叫模式，这样地址一致的S模式飞机才响应并应答。2.3点迹处理信号处理机同时完成点迹处理，即将飞机的多个应答处理为一个点迹报告，并传送到航迹计算机，这部分任务由DSP完成。点迹处理处理分点迹相关和点迹凝聚的两个过程。其中点迹相关的基本流程如图6所示。相关上的点迹形成一个链，码值的凝聚则根据链上所有应答的置信度来凝聚码值，生成距离、方位、点迹质量、紧急/识别标注等，然后生成点迹报告送至航迹计算机。3结论本系统采用FPGA+DSP的方式设计、实现了单脉冲二次监视雷达实时信号处理机，结构清晰简单，功能强大，成本相对较低。经测