Verilog HDL实用教程 课件 ch06行为级建模_第1页
Verilog HDL实用教程 课件 ch06行为级建模_第2页
Verilog HDL实用教程 课件 ch06行为级建模_第3页
Verilog HDL实用教程 课件 ch06行为级建模_第4页
Verilog HDL实用教程 课件 ch06行为级建模_第5页
已阅读5页，还剩32页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

行为级建模第六章VerilogHDL实用教程普通高等教育EDA技术教材01行为级建模概述行为级建模概述always过程语句1门级建模和连续赋值能很好地描述电路的结构，但缺乏描述复杂系统所需的抽象能力。本章要介绍的过程结构非常适合解决诸如描述微处理器或实现复杂的时序关系等问题，实现行为级建模。所谓行为级建模，或称为行为描述，是对设计实体的数学模型的描述，其抽象程度高于结构描述。行为描述类似于高级编程语言，当描述一个设计实体的行为时，无须知道其内部电路构成，只要描述清楚输入与输出信号的行为。行为级建模概述always过程语句1行为级建模概述always过程语句1行为级建模概述always过程语句1行为级建模概述initial过程2行为级建模概述initial过程202过程时序控制过程时序控制延时控制1过程时序控制事件控制2过程时序控制事件控制2过程时序控制事件控制203过程赋值过程赋值variable型变量声明时赋值1过程赋值阻塞过程赋值2过程赋值非阻塞过程赋值304过程连续赋值过程连续赋值assign和deassign1过程连续赋值force和release2force(强制赋值操作)与release(取消强制赋值)也是过程连续赋值语句，其使用方法和效果与assign、deassign类似，但赋值对象可以是variable型变量，也可以是net型变量。因为是无条件强制赋值，一般多用于交互式调试过程，应避免在设计模块中使用。当force作用于variable型变量时，该变量当前值被覆盖;release作用时该变量将继续保持强制赋值时的值;之后，其值可被原有的过程赋值语句改变。当force作用于net型变量时，该变量也会被强制赋值;一旦release作用于该变量，其值马上变为原值。05块语句块语句串行块begin-end1块语句并行块fork-join2块语句块命名3可以给块语句命名(BlockName)，只需把名字加在begin、fork关键字后面即可块命名的作用有如下几点:(1)可以在块内定义局部变量，该变量只在该块内有效:(2)可以用disable语句终止该命名块的执行，并开始执行其后面的语句:(3)可以通过层次路径名对命名块内的任一变量进行访问。块语句块命名306条件语句条件语句if-else语句1条件语句if-else语句1条件语句case语句2条件语句case语句2条件语句casez与casex语句307循环语句循环语句for语句1循环语句repeatswhile和forever语句2循环语句repeatswhile和forever语句2循环语句repe

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论