基于FPGA的HD-SDI下变换的研究与设计

基于FPGA的HD-SDI下变换的研究与设计摘要：实现了一种全集成可变带宽中频宽带低通滤波器，讨论分析了跨导放大器-电容(OTA-C)连续时间型滤波器的结构、设计和具体实现，使用外部可口程□□□□□□□□□□□□□□,□□□ ADS□□□□□□□□□□□□□□□□□□□,□□□□□□□□□□□□ 1口26MHz,□□□□□□□35dB,带内波纹小于 0口5dB,采用1口8V电源，TSMC0口18pmCMOS工艺□□,□□□□ 21mW□频响曲线接近理想状态。关键词： Butte摘要□□□□□□□FPGA□□□□□□□□□□□□□□□□□□□□□□法,利用重采样等技术降低了图像中每行的有效像素和垂直行,完成了 HD-SDI到SD-SDI□□□□□□□□□□□,□□□□□□□□□□□□□关键词 FGPA；HD-SDI；下变换；重采样随着我国数字广播电视技术的日趋成熟,电视台采用高清数字串行信号(HD-SDI)下变□□□,□□□□□□□□□□ ASIC□□□□□□□□□□□□换,成本较高且系统的硬件电路设计复杂、移植性差、不容易升级。而利用FPGA□□,□□□□□□□□□□□□□□□□□□□□□□□,□□□□□□□□□□□□□□□□□□□□□,□□□□□□□□□ FPGA□□□□□技术的HD-SDI到SD-SDI□□□□□□□□□HD-SDI与HD-SDI与SD-SDI的区别根据ITU-RBT口709-3标准，我国规定为 1125／50扫描标准,水平、垂直有效像素为□□,□□□□ Y的抽样频率为 74口频率为 37口125MHz,采用10bit量化，□□□□□□□□□□ 74D25MBHSDI□□□□□□□□□□□□□□1920D1080,4：2：2口25MHz,□□□□□□ Cb口Cr的抽样Y与Cb口Cr□□□□□□□道□□,-1；根据 ITU-RBT口656□□,□□□清演播室信号接口规定为625清演播室信号接口规定为625／50扫描标准,水平、垂直有效像素为720D576,4：2：2720D576,4：2：2编码格式，亮度信号Y的抽样频率为13口5MHz,两个色差信号 Cb口Cr□□□□□□信号 Cb口Cr□□□□□□6口75MHz，采用10bit□□,□□□□Y,Cb／Cr一个通道传输,并行数据传输率27MBH-1。2HD-SDI□□□□□□□□高清数字电视信号下变换的主要原理是一帧图像中水平行与垂直像素点□□□□□□□□□□□□ FPGA为核心，HD-SDI□□□□□□□□□□FPGA,在FPGA□□□□□□□□□□□□□□□□ RAM□□□YC□□□□□SD-SDI□□□□□□□□□□□□□,□□□□ HD-SDI□□□□□FPGA中对□□□□□□□□□ VerilogHDL□□□□□□□, FPGA□□□□□□□□块的流程图,如图 1所示。

1重采样处理□□□□□□□,□ HD□□□□□□□□□□□ SD□□□□,□□别在垂直方向和水平方向上的有效视频区去抽取有效像素点来实现图像格式的转换。考虑到二维空间的数据计算量和复杂性，常用两个一维滤波器实现二维空间的转换，即先在垂直方向上抽值，然后再在水平方向上抽值，这样减少计算复杂性，提高运算速度。抽出的值可以是相邻几个样点去抽一个。图像下变换时，通过抽取滤波器抽取原有信号的取样点值，增大采样的□□□□,□□□□□□□□□□□□□□□□ 1920口1080□□□□□□标清720D576□□,□□□□□□□□□□□□□□□□□□□□□ 4：2：2编码的整数倍，所以本文主要通过以下两个计算式抽取像素点来实现有效行处理原理：由视频分量信号的特性，先找到一帧视频信号的有效行，然后按式 (2)在高清一帧共 1080条有效行中按每 15行取8行循环抽取，从而得到标清所要求的 576行的有效行。有效垂直像素点处理原理：找到一行数据中的有效图像像素点，然后按式(1)在高清一行1920个有效像素点中按照 16个点取 6个点循环抽取，从而得到标清所要求的 720个有效像素点。有效行处理与有效垂直像素点处理程序流程图，如图 2所示。3所示。由图33所示。由图3可以看出，C_rg4为C_in的nt=21□□□□□□□□□□□□□□□□□□□□□□□□□□SAV后□□□□□□□□□□Pix_ent□□□□□□□□□□□□□□□□□□□□□□□输出。4个寄存器延时，行计数 line_e-21行的数据，在检测到有(计数值为Pix_ent),然后针对Y_out和C_outY、C字的存取RAM□□□□□□2口2所取字RAMY、C字的存取RAM□□□□□□□□□□□□□ RAM□□□□□□□□□□□□□□□□□□□□□□,由图1可以看出，首先把重采样针对高清信号行所取的构造标清信号所要有效像□□□□□□□□□□ RAM,□□□□□□□□□□□□ 720□□□□□□□□□□□□□ en信号给所取字 RAM□□□□□□□□ RAM□□□□□□□□□□□□□□□□□□ 27MHz去读取所取 Y、C字RAM□□□□□□□□给YC复合模块。YC复合模块主要作用是把所得的色度信号 Y与色差信号CD□□□□□□□□□□□□□□□□ Y口C数据，其处理方式是根据输入的有□□□□□□□□□ eno,用54MHz的时钟去读取 27MHz的Y和C数据，□□□□□□□,□□□ YC缓存RAM□□□□□□YC复合处理图如4所示。YC缓存RAM□□□□□□□□□□□□□□□□□□□□□□□□□视频信号一帧图像中,其开始的场消隐时间比标清视频信号短,而有效行数据

RAM去缓RAM去缓□□□□□□□□□□□□□, YC缓存RAM□□□□□□□□□□□□□□作用，把54MHz□□□□□□ 27MHz□□□□□□□□□□□□□□□2D3标清SDI□□□□□□□□标清SDI□□□□□□□□□□□□□□□□□□□□□□□□ YC数,□□□□□□□□□□□ SDI□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□ 27MHz□□□□□□□□□□□□□□□□□□准码(□□□□□□SAV□□□□□□□EAV)□□□□□□□□□□□□□□理过程的流程图，如图 5所示。标清SDI□□□□□□□□□□□□□□□□□□□□□ 6所示。由图6可以看出Y_in和C_in□□□□□□□□□□□□□□□□□□□□□□□视视频并行数据 q1(3FF、000、000、200为第一场有效视频的起始 SAV，154h和131h为有效像素点)。图中line=24为标视频的第一场中的有效行，data_in□□□□□□□□ YC缓存RAM□□□□□□addre□□□□□□□□数据。3验证□□□□□□□ AlteraCyClOne口系列 FPGA芯片EP3C25Q240实验平台的验证。整个实验验证平台结构如图 7所示，视频信号处理流程简要如下：□□□□□□HD-SDI□□□□□□□□□□□□□□□□□□□□□ 10bit的Y分量和10bit的C分量，高清分量信号进入 FPGA□□□□□□□□□□10bit□□□□□YC□□□□□□□□□,□□□□□□□□再串化□ SD-SDI□□□□□□DA□□□□□□□CVBS□□□□□□□□□□□□□QUanUS□□□□□□□□□□□□□□ FPGA□□□□□□,□□□□□□,CVBS□□□□□□□□□□□,□□□□□□,□□□□□□□□□4结束语□□□□□□□□□□□ HD-SDI□□□□□□□□,□□□□