Alitum-designer-电子设计基础知识_第1页
Alitum-designer-电子设计基础知识_第2页
Alitum-designer-电子设计基础知识_第3页
Alitum-designer-电子设计基础知识_第4页
Alitum-designer-电子设计基础知识_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

AltiumDesigner——电子设计基础知识印制电路板（PCB）的设计流程：利用EDA工具设计PCB；基本流程：原理图表达电路设计方案；网表是原理图与印制板直接的纽带；（忽略）PCB工厂加工制作的基础；印制板总体设计流程：低速板：<50Mhz原理图的一般设计流程：PCB设计的一般流程：印制电路的技术发展水平：国内生产厂商的加工水平：PCB设计基本概念：PCB线宽与电流的关系：印制板的基本设计准则：抗干扰设计原则；电源线的设计：选择合适的电源；尽量加宽电源线；保证电源线、底线走向和数据传输方向一致；使用抗干扰元器件（磁珠、电源滤波器等）；电源入口添加去耦电容（10-100uf）；电线的设计：模拟地和数字地分开；尽量采用单点接地；尽量加宽地线；将敏感电路连接到稳定的接地参考源；对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开；尽量减少接地环路的面积；元器件的配置：不要有过长的平行信号线；保证PCB的时钟发生器、晶振、CPU的时钟输入端尽量靠近，同时远离其他低频器件；元器件应围绕核心器件进行配置，尽量减小引线长度；对PCB进行分区布局；考虑PCB板在机箱中位置和方向；缩短高频元器件之间的引线；去耦电容的配置：每十个集成电路要加一片充放电电容；引线式电容用于低频，贴片式电容用于高频；每个集成芯片要布置一个0.1uf的电容；要对抗噪声能力弱、关断时电源变化大的器件要加高频去耦电容；电容之间不要共用过孔；去耦电容引线不能太长；降低噪声和电磁干扰的原则：尽量采用45°（？）折线而不是90°折线；用串联电阻的方法来降低电路信号边沿的跳变速率；石英晶振的外壳要接地；闲置不用的门电路不用悬空（运放：正输入端接地，负输入端接输出端）；时钟线垂直于IO线时干扰小；尽量让时钟线周围的电动势趋于零；IO驱动电路尽量靠近PCB边缘；任何信号不要形成环路；对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；通常功率线、交流线尽量布置在和信号线不同的板子上；其他设计原则：CMOS的未使用引脚要通过电阻接地或接电源（悬空很危险？？）；用RC（R：1-2K；C：2.2-47uf）电路来吸收继电器等元件的放电电流；总线上加10K左右的上拉电阻有助于抗干扰；采用全译码有更好的抗干扰性；元器件不用引脚通过10K电阻接电源；总线尽量短，尽量保持一样长度；

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论